隔离型POE

一、POE电源概述

POE(Power Over Ethernet)电源，是指在现有的以太网布线基础架构不作任何改动的情况下，在为一些基于IP的终端（如IP电话机、无线局域网接入点AP、网络摄像机等）传输数据信号的同时，还能为此类设备提供直流供电的技术。这样的优点在于，可以极大程度的减少布线的难度，可以大大缩减建设成本。POE的发展历程如下图所示：

图1-1 POE发展历程

1.1 POE协议概述

目前，比较我司主流成熟的POE方案主要为AF和AT两种，BT协议的PD设计也有，但是机型相对较少，后续会在另外的文档中描述。下表中对比了AF和AT两种POE协议的电气性能描述差异：

表1-1 802.3af协议与802.3at协议参数对比

	802.3 af	802.3 at
分级	0~3	4 only and Layer 2
缆线	Unstructured	CAT-5 or better
对线数	2	2
线对环路阻抗max	20.0Ω	12.5Ω
PSE输出电流max	0.35A	0.6A
PSE输出电压	44 ~ 57V DC	50~57V DC
PSE输出功率min	15.4W	30W
PD输入电压	37-57V	42.5-57V
PD输入功率max	12.95W	25.5W

此处通过计算，我们可以理解PD的最大输入功率是何意义，以本设计中预计使用的AT level4为例，在不确定输入PSE的状态下，预想为其输出电压为最低的50V，假设线路阻抗最恶劣为12.5Ω，负载需要的电流也为最大的0.6A，此时PSE的供电情况最为恶劣，PD需要保证在这种情况下仍可正常工作，此时计算PSE端仅能提供给PD的功率即为25.5W，也就是PD的最大输入功率，若PD要求的功率大于这个值，则无法保证接入任何PSE都可正常工作。协议中参数如下表所示：

表1-2 at协议和af协议最大线电流和环路阻抗参数

1.1.1 POE系统的连接方式

PSE和PD间的拓扑连接方式包含两种：Endpoint和Midspan。其连接示意图如下图。

Endpoint：交换机/路由器等设备内部集成PSE，与PD直接通过网线相连，如图所示：

图1-2 endpoint连接

Midspan：交换机/路由器等设备不带PSE，与PD之间通过PSE连接，如下图所示：

图1-3 midspan连接

在线序上，802.3af-2005和802.3at-2009主要支持以下两种线序：

①1236线序（alternative A）

②4578线序（alternative B）

下面来逐代解析协议：

①首先是AF协议。其线序规范和拓扑结构如下图所示：

表1-3 af协议pse与pd的连接线序

从以上截图可以看出，在802.3af协议中，关于PSE端输出线对的要求上所做的规定，是1236作为供电线对的输出上，12线对和36线对的供电方向是可以调转的，当使用4578线对进行供电时，可以发现只允许45为正，78为负。在对PD的连线要求上，AF协议的线序要求上，要求PD能支持所有方向的供电输入，即无论1236还是4578均允许正负向的供电。

在PSE的拓扑方式上，AF协议的要求如下，通过阅读协议文本可知，在802.3af协议下，PSE在Endpoint模式下，可以使用Alternative A和Alternative B的线序连接，并且同时兼顾10M网、100M网和1000M网的协议，但是对于midspan的连接模式，PSE只允许使用Alternative B（4578线序）且不支持千兆网。之前曾经有工程师将endpoint与1236对应，midspan与4578对应不是完全没有原由的，因为如果是1236的线序必然是不存在midspan的结构，但是细究的话其实线序和拓扑是没有关系的：

图1-4 af协议PSE与PD的连接方法

②其次是AT协议，其线序规范和拓扑结构如下图所示：

表1-4 at协议pse与pd的连接线序

从以上截图可以看出，在802.3at协议中，关于PSE端输出线对的要求上所做的规定，是1236作为供电线对的输出上，12线对和36线对的供电方向是可以调转的，当使用4578线对进行供电时，可以发现只允许45为正，78为负。在对PD的连线要求上，AF协议的线序要求上，要求PD能支持所有方向的供电输入，即无论1236还是4578均允许正负向供电。

1.1.2 POE系统的工作过程

POE系统的整个工作过程如图 1‑3所示：

图1-5 POE协议上电流程

每个过程中PoE工作过程中端口电压变化情况如图 1‑4所示：

图1-6 POE供电端口电压

电压信号由PSE产生，类似于激励，而提供激励后，PSE需要通过检测端口的电流来判断后级是否为合法PD，来实现最终正常上电的判断。其过程可以分为以下五个阶段。对于各个过程，将分别按照协议中对PSE和PD来进行阐述，由于AT协议在规格上是AF的升级版，此处各过程主要以分析AT为主，AF的过程总体来看比较类似，只是没有二次分级动作。

1.1.2.1 检测过程

A.PSE端电气规格

检测过程是PD上电的第一步，PSE产生一个电压脉冲，幅值2.8V到10V，读取输入PD端的电流，协议中PSE端的电压记录如下：

表1-5 检测信号的电压范围

完成以下的检测电压输出后，需要检测的PD阻抗要求如下，只有满足如下的阻抗设计才能被PSE正常检测：

表1-6 检测PSE接受的有效阻抗范围

下表为非有效PD阻抗的表格，上下限要宽于上表，根据协议中表述，当选择的输入阻抗落在了两个表的范围之间，则PSE会出现概率性地无法识别。比如电阻落在了15kΩ到19kΩ之间或是电容落在了0.15μF到10μF之间时。

表1-7 检测PSE不接受的阻抗区间

检测是整个上电过程的第一步，可以通过抓取输入端口电压判断过程是否发生检测，但是无法通过电流波形判断是否成功，可以计算检测输入电流极小。

B.PD端电气规格

此处从PD端的角度阐述了PD芯片需要提供给PSE端的检测阻抗范围，可以发现电阻范围变为了23.7kΩ到26.3kΩ，输入电容范围变为0.05μF到0.12μF，这个范围比PSE中要求的范围更小，是为了让所有的PD接入PSE时，输入阻抗检测均可符合PSE的设计要求。检测电压的范围放宽至2.7V到10.1V，这也是为了保证检测更易成功。

表1-8 检测PD的有效阻抗范围

下图为PD检测过程中端口的V-I特性曲线，由于输入整流桥的存在，所以输入电压在低压时可能存在电压偏执，这个偏置应该要小于1.9V，V-I特性曲线斜率的倒数对应电路的输入阻抗，要处在23.7k到26.3k之间。

图1-7 PD接口的I-V特性曲线

1.1.2.2 分级过程

A.PSE端电气规格

分级电流是在检测完成后，PSE必须通过分级电流来判断给PD分配多少功率，在AF和AT协议中，分级最多只有五级，分别是Class0到Class4，其中Class4又被称作Type2。PSE端产生分级用的电压，检测PD端口的输入电阻来对应分级。其电气规格和时间如下表所示：

表1-9 class以及mark动作时间

可以判断分级电压的范围在15.5V到20.5V，对于Type 2型的PD分级过程中共有两次分级事件，通过示波器截取波形可以对找出是否符合协议规定的范围。测量得到的电流与分级的关系如下表所示：

表1-10 AT协议分级电流大小

每个分级对应的功率值如下表所示，可知PSE输出功率的上限为Class4 Type2，计算公式如下：

表1-11 AT协议下不同分级PSE最小输出功率

这里表格中只是列出了PSE可以提供的功率，并不代表PD能获取到的功率，Class 4的功率计算为30V。

B.PD端电气规格

从PD角度来看，可以看出分级电压在PD输入端口的范围在14.5V到20.5V，这个范围比PSE端可以给出的更广，说明分级更易成功，检测电流也因此变小。根据以下电流可以反推分级用电阻的阻值。

表1-12 PD端分级电流大小

下表列出了PD端分级过程中的Class电压和Mark电压，以及Mark电压下对应的电流值，其范围均宽于PSE的要求。

表1-13 PD端分级电压和Mark电压

此处PD没有给出分级时间和Mark时间，这是因为分级动作本质是由PSE主导的，电气特性由PD对PSE的指标进行兼容，而时间上，PD只作为特性负载，不能决定动作时间。

1.1.2.3 上电过程（Power_Up State）和工作过程（Power_On State）

在POE的协议中没有明确区分上电和工作这两种状态，这两个状态被划分在同一个章节。本部分也从PSE和PD两个角度进行讲解。

A.PSE端电气规格

Type 1的PSE的输出电压范围为44V到57V，Type 2的PSE的输出电压范围为50V到57V。PSE的持续输出电流取决于PSE分级和输出电压。上电时浪涌电流的最小值为0.4A，意味着PSE必须能负担0.4A的输出浪涌。Tinrush的最大值为75ms，意味着浪涌电流最长的时间为75ms。导通后的切断电流的范围从PSE的持续输出电流到ILIM，超过切断电流阈值75ms后就会切断电源。ILIM的电流为0.4A（Type 1）或1.14*ICable（Type 2），计算得到此电流值为0.684A。超过ILIM电流的时间分别为0.05s（Type 1）或0.01s（Type 2）。

表1-14 PSE端上电和工作过程中电气性能表

PSE的MPS信号为10mA，MPS信号的作用是让PSE的输出始终有一个较小的电流，从而保证PSE不会检测到后级短路而切断供电。该信号在PSE一端的定义是若PD端的输入电流小于10mA的时间超过60ms，PSE端会切断供电。TMPDO的意义是两次MPS信号间的间隔，两次信号间隔最大为0.4s，一次MPS信号被判断为有效的条件是0.06s，即每次MPS信号只要超过60ms即可作为有效的MPS信号。

IInrush的电流与时间的关系曲线如下所示：

图1-8 PSE上电过程中电流上限的包络

上图中浪涌电流承受时间的分段函数如下式：

下图为PSE工作中的电流与承受时间的曲线：

图1-9 PSE工作过程中的电流上限包络

PSE upperbound template为PSE电流的上限曲线，其分段函数如下所示：

PSE lowerbound template为PSE电流的下限曲线，其分段函数如下所示：

一般会考虑PSE在设计过程中会尽量将参数设定到PSE工作状态电流下限附近，这一可以尽可能地降低PSE的成本，因此在设计PD时，需要保证PD所需要的电流不会超过PSE的电流下限，从而保证设计的PD无论接入任何的PSE均能正常工作，根据调试过程中的实际测试，在AT协议Class 4条件下通过电流钳采集到的IPC满载电流必须满足以下条件：

①超过0.6A的时间小于50ms；

②超过0.684A的时间小于10ms。

B.PD端电气规格

对应的上电过程和工作过程中PD的电气参数，分别如下表所示：

表1-15 PD上电和工作过程中电气性能表

可以看出，PD端的输入电压以及输入功率由于线路阻抗的因素均小于PSE端的直接输出值。同时，上表还给出了PD端的开启和关闭电压，这个主要影响了PD芯片上电时所需的最低电压，此处对于AT协议来说，上电电压不得高于42V，否则PD不满足协议需求。断电电压最低30V，此处结合以下内容进行分析：

上电过程中，PD的最小开机电压需要低于或与Von相等，给出一个最大值，可以保证大于这个最大值PD一定会开机。同时对于关机，PD应该在低于Vport_min但高于Voff的条件下关机。也就是对于Type 2来说，Vport_min为42.5V，Voff的最小值为30V，所以PD必定在30V到42.5V关机。

1.1.2.4 断开过程

如前文关于MPS信号的定义中提及的那样，当PD端输入的电流小于一定的幅值超过一定的时间时，PSE就有可能断开后级的负载。这个判断过程由PSE一端进行主导。按照以下对于PD端MPS信号的定义，需要提供一个时长75ms的超过10mA的电流信号，作为MPS信号使PSE端保持连接。同时，两次信号间的间隔不可以超过250ms这个要求比PSE一端更加严格。

表1-16 MPS信号属性

对于是否关断PSE的判据，协议中描述的表格如下：

表1-17 交流断路法参数

以上两个表格表示，通过阻抗检测，若发现阻抗大于27kΩ，PSE就有可能切断输出。但是这部分所做的实际测试相对较少，没办法从测试经验给出一些理解。后续可以继续增加实验来验证结论。

1.1.3 POE系统的其他电气特性

协议中主要给出的POE其他电气特性是隔离度，其意义是PSE和PD的电气连接与其他所有的可以被接触到的电气之间要满足的隔离度，比如1236 POE接线条件下，4578是需要提供隔离的部分，PD和PSE在1236的电气与4578的接线上需要保持如下图中(a) (b) (c)的隔离条件。这个没有实际测试过，但是按照目前8pin端口的间距，有可能不能满足相关的隔离要求。

图1-10 POE协议中对于隔离参数的描述

1.2 POE电源的分类以及为何需要隔离型的POE电源？

PD端以PD芯片工作后电源输入的地和系统负载的地是否连接在一起分为隔离和非隔离型两种结构。

视频产品线内目前主要使用的POE方案为非隔离型的PD方案，可以发现PD芯片后，系统地会直接与PD前级的地相连接。系统的结构如下图所示：

图1-11 非隔离式POE系统

这种结构存在着明显的问题，当输入端的PSE直接连接大地时，意味着GND_PD就是GND_EARTH，其原理图如下：

图1-12 非隔离式POE的正常回流路径

这时如果有调试需要，将系统端通过串口或是其他方式与电脑相连，则有可能在系统端回流PSE电流导致PSE无法检测电流，判定负载已切断，导致负载关机。其原理图如下：

图1-13 系统端接大地导致的回流异常原理图

此时若将PD端电路改为隔离型设计，采用反激式DC-DC变换电路，变压器将一次侧PD电源输入端的地GND_PD和二次侧系统地GND_system分隔开来，则可以消除这一问题。

图1-14 隔离式POE系统

此时整个电路的回流路径如下图所示，原副边即便同为大地，但是由于变压器的隔离作用，电流回流路径被约束，系统可以在连接串口后依然正常工作：

图1-15 隔离式POE电路的回流原理图

二、反激式开关电源简述

2.1 反激电源的前身——Buck-Boost电路

理解反激电源电路可以先从简单非隔离式的Buck-Boost电路开始，Buck-Boost的拓扑如下图2所示。Buck-Boost变换器，也称为升降压式变换器，可用于升压/降压电路。其输出电压的极性与输入电压相反。其中的SW1、D1使用脉冲信号驱动，SW1和D1不会同时导通或关断。脉冲信号的频率就是开关电源的工作频率。

图2‑1 Buck-Boost简易拓扑

工作状态：

①开通时刻：SW1闭合，电流从Vin流出，流经SW1、L1，此时根据电感充电的公式，流过L1的电流应该是以指数曲线增大的，此时L1上电能逐渐转化为磁能储存，指导开通周期结束，需要注意的是，开通的时间不宜太长，否则会导致磁饱和，也就是纹波电流不可太大。对应课程中所学的纹波电流应该取0.4的纹波系数。

②关断时刻：SW1断开，此时L1中储存了足够多的磁能，但是电源Vin和SW1的续流通路截止，此时在L1的强制续流下，D1的两端产生压差，D1导通续流，实现对输出电容C1的充电和对外负载的输出。

从电感的伏秒平衡公式可以得到输入和输出的关系：

SW1导通：

SW1关断：

伏秒平衡稳态下满足ΔI1=ΔI2，得：

从上式Vo和Vin的比例系数即可知，该电路为何被称为Buck-Boost（升降压）电路，因为输出既可大于输入，也可小于输入。当D<0.5时，Vo<Vin，电路实现了降压；当D>0.5时，Vo>Vin，电路实现了升压。

2.2 反激电源伏秒平衡推导

反激式开关电源是一种基于Buck-Boost式开关电源的隔离式开关电源拓扑，该结构继承了Buck-Boost式开关电源可通过反馈同时实现升降压的优点，同时拥有隔离电源拥有的一切优点（隔离度、安规需要、变压器匝比控制输出范围调控主芯片占空比），常用于AC-DC的适配器设计，简单的隔离式DC-DC拓扑。其常见的电路结构如下图所示：