Tech Talk: SSD架构与功能模块详解

在之前的系列文章中，我们介绍了固态硬盘的系列知识，包括闪存的介质、原理，以及作为SSD大脑的控制器设计，本文将详细介绍SSD架构以及功能模块。

SSD架构简介

◎SSD架构示意图

如上图所示，典型的SSD架构包括主机接口、SSD控制器以及闪存芯片。连接主机的接口包括多种标准类型，例如串行ATA（SATA）、并行ATA（PATA，又称IDE）、以及PCIe等，以满足不同的系统和设计要求。SSD控制器处于主机系统以及NAND闪存之间，执行数据读写以及调节闪存芯片的损耗平衡等。

SSD控制器组件和功能模块

SSD产品应用的场景不同，形态也有较大区别，但SSD控制器整体都会由一些必不可少的组件或功能模块构成，包括且不限于如下各项。

S.M.A.R.T：S.M.A.R.T (Self-Monitoring Analysis and Reporting Technology)，即“自我监测、分析与报告技术”。这是承袭自机械硬盘的功能，便于用户直观了解SSD盘的运行情况、健康状况等信息。NVMe标准对SSD的SMART信息ID进行了统一的规范定义，各厂商也可自定义一些信息，例如监控与盘寿命相关的属性数据，包括剩余耐久度等数据。

磨损均衡：磨损均衡是指SSD在所有可用NAND闪存块（block）上平均分配擦除周期（或P/E周期）。由于闪存每个块的P/E周期有限，数据若连续写入同一个块将迅速耗尽其耐久度，因此控制器要采用磨损均衡算法将写入操作分散到不同的块，提升SSD盘的整体使用寿命。

加密和解密引擎：出于高安全性的考虑，SSD可提供盘内加密功能。SSD将硬件加密和解密引擎内置于控制器的芯片中，具备较快的动态加/解密速度。较强的加密功能包括256-bit AES（Advanced Encryption Standard，高级加密标准），通常在SSD内部设置AES硬件模块，用于主机数据或者SSD内部数据的加解密。

读写干扰处理：NAND闪存因受到电磁隧道效应影响，在读写过程中会出现干扰现象。具体包括：

-读干扰（Read disturb）：在读取某个页（Page）时，同一闪存块上的其他页可能由于被施加电压而将电子吸入浮栅极，形成分布电压的偏移。

- 写干扰（Program disturb）：在对页进行写入操作时，原本不需要被编程却被注入了电荷，形成了从1到0的比特翻转。

对于此类干扰，控制器都需要具备相应的纠正算法或者数据管理策略。

缓存：控制器可配备缓存以提高SSD的整体性能和使用寿命。例如，缓存可作为临时区域快速存储频繁访问的数据、优化小文件和随机访问性能、优化NAND数据写入操作、提升系统响应速度等。一般采用DRAM缓存。

处理器：SSD控制器内部通常包含一个或多个处理器核心，基于RISC（Reduced Instruction Set Computer，精简指令集计算机）架构设计。不同于一般意义上的CPU，控制器内的处理器专门针对SSD的特定任务进行了优化，控制器的功能也由处理器的大小和性能所决定。

ECC：由于闪存存储单元的工作特性，数据的写入和读取可能存在干扰。ECC（Error Correction Coding，错误校正码）作为SSD的关键部分，是一种硬件或软件机制，用于检测和修正在数据传输或存储过程中可能发生的错误。ECC引擎通常可以实现错误检验、错误校正、数据完整性保护以及性能优化等功能。

坏块管理：坏块管理（Bad Block Management，简称BBM）用于处理无法正常读写的存储单元。坏块管理主要包括坏块检测、坏块替换、坏块映射、坏块压缩等处理机制和功能，用于确保数据的可靠性和持久性，使SSD在遇到坏块时仍然能够提供可靠的数据存储和访问服务。

在以上组件或者功能模块中，除负责执行各种指令和算法的处理器以及用于缓存数据和元数据的内存，其余各种功能要靠固件实现。固件是指控制器芯片中预装的驱动程序，借助各类算法实现不同的管理功能。因此，固件是实际的指挥官，也是SSD厂家核心竞争力的体现。