三星计划今年HBM4设计，2025年初开始样品测试

三星计划今年晚些时候完成首款HBM4内存设备的设计定稿，2025年初开始样品测试

根据nN Elec援引行业消息人士的报道，三星计划在今年晚些时候完成首款HBM4内存设备的设计定稿，并预计将于2025年初开始样品测试。该公司预计将采用其最新一代10纳米级DRAM制造工艺来生产HBM4 DRAM设备，同时使用其4纳米级逻辑技术来制造HBM4基板芯片。

HBM4设备设计与生产流程

一旦三星完成首款HBM4内存设备和基板芯片的设计定稿，其内存和逻辑工厂将开始生产并组装这些部件，整个过程可能需要几个月的时间。之后，三星将在内部测试这些HBM4堆栈，并随后开始向其主要客户（通常是AI和高性能计算（HPC）处理器的主要生产商）提供样品。三星没有对其HBM4的时间表发表评论。预计三星可能会在2025年末开始大规模生产HBM4设备，但实际产品何时面世仍有待观察。

制造技术选择

据报道，三星计划使用其最新一代10纳米级DRAM制造工艺（10c nm或12nm）来制造HBM4内存层，并使用其4纳米级逻辑制造技术来生产具有2048位接口的HBM4基板芯片。采用如此精细的制造技术的基板芯片可以直接安装在处理器上，使用三星自己的SAINT-D或其他类似技术。

HBM4标准概述

即将到来的HBM4标准将定义24Gb和32Gb的内存层，以及4-high、8-high、12-high和16-high的通孔硅（TSV）堆栈。三星最初的HBM4模块配置尚不清楚，但据报道，三星计划在2025年下半年开始大规模生产12-high的HBM4堆栈。这些模块的速度等级将取决于多种因素，但初步确定的速度等级可达6.4GT/s。

竞争对手SK海力士的动向

据报道，三星的竞争对手SK海力士也计划在2025年下半年开始大规模生产HBM4。虽然该报道没有透露SK海力士何时开始HBM4样品测试的具体时间，但最初SK海力士倾向于使用1b DRAM技术来制造HBM4内存层。然而，由于三星决定采用1c级制造工艺，SK海力士对此进行了重新考虑。

SK海力士与台积电的合作

SK海力士将与台积电合作，为其HBM4内存模块制造基板芯片。在2024年欧洲技术研讨会上，台积电透露计划使用其先进的12FFC+（12纳米级）和N5（5纳米级）制造工艺来生产这些基板芯片。台积电的N5逻辑技术将允许更密集的逻辑集成和更细的互联间距，从而使内存可以直接放置在CPU和GPU上。相比之下，使用台积电12FFC+工艺制造的基板芯片将实现成本效益更高的基板芯片，这些芯片通过硅中介层连接内存和主机处理器。

深度分析

HBM4技术的重要性

下一代高性能计算需求：随着AI和HPC应用的不断增长，对高性能、高带宽内存的需求也随之增加。HBM4作为下一代内存技术，将成为这些高性能计算系统的关键组成部分。
技术进步：三星和SK海力士等公司在HBM4技术上的投入，体现了他们在内存技术方面的持续创新和领先地位。采用更先进的制造工艺有助于提高内存性能，同时降低功耗和成本。

生产与市场竞争

三星与SK海力士的竞争：三星和SK海力士都在竞相推出HBM4产品，这表明两家公司都将HBM4视为重要的市场机会。两家公司不同的技术选择和合作策略将对未来的市场竞争格局产生影响。
供应链合作：SK海力士与台积电的合作凸显了半导体行业内的跨公司合作趋势。通过与其他公司的合作，SK海力士能够利用台积电在先进逻辑技术方面的专长，为HBM4内存模块提供更优化的基板芯片。

未来展望

大规模生产与商业化：预计三星和SK海力士将在2025年开始大规模生产HBM4设备，这标志着HBM4技术将逐步进入商业化阶段。随着生产规模的扩大和技术的成熟，HBM4的成本将逐渐降低，有助于其在市场上的普及。
技术创新与市场扩展：随着HBM4技术的发展，预计会有更多创新应用出现，尤其是在AI和HPC领域。同时，HBM4的引入也可能推动相关硬件设计的革新，进一步促进高性能计算技术的进步。