1、协议介绍
SPI，是英语 Serial Peripheral interface 的缩写，顾名思义就是串行外围设备接口。是 Motorola 首先在其 MC68HCXX 系列处理器上定义的。
SPI，是一种高速的，全双工，同步的通信总线。主节点或子节点的数据在时钟上升沿或下降沿同步。主节点和子节点可以同时传输数据。SPI 接口可以是 3 线或 4 线。本文重点介绍流行的 4 线 SPI 接口
串行外设接口 (SPI) 是微控制器与外设 IC（如传感器、ADC、DAC、移位寄存器、SRAM 等）之间使用最广泛的接口之一。
4 线 SPI 设备有四种信号：
- 时钟（SPI CLK、SCLK）
- 片选（CS）
- 主节点输出，子节点输入 (MOSI)
- 主节点输入，子节点输出 (MISO)
产生时钟信号的设备称为主设备。主节点和子节点之间传输的数据与主节点产生的时钟同步。与 I2C 接口相比，SPI 设备支持的时钟频率要高得多（时钟频率和传输速度有着直接的关系）。用户应查阅产品数据手册以了解 SPI 接口的时钟频率规格。
SPI 接口只能有一个主节点，可以有一个或多个子节点。
主节点的片选信号用于选择子节点。这通常是低电平有效信号，拉高可断开子节点与 SPI 总线的连接。当使用多个子节点时，主节点需要为每个子节点提供单独的片选信号。在本文中，片选信号始终是低电平有效信号。
MOSI 和 MISO 是数据线，MOSI 将数据从主节点传输到子节点，MISO 将数据从子节点传输到主节点。
下表总结了 SPI 的关键特性：
| 特性 | 规格 |
|---|---|
| 导线 | 4 |
| 最大速度 | SPI 传输速度没有协议的限制，但会受硬件设计的影响。可能是 10MHz、50MHz、100MHz 等 |
| 同步或异步？ | 同步 |
| 串行或并行？ | 串行 |
| 最大主器件数 | 1 |
| 最大节点数 | 无限制 |
2、数据传输
要开始 SPI 通信，主设备必须发送时钟信号并通过启用 CS 信号选择子节点。
主机没有数据传输（数据发送）的情况下，通常是没有 CLK 信号的
通常，芯片选择是低电平有效信号；因此，主设备必须在此信号上发送逻辑 0 来选择子节点。SPI 是一个全双工接口；主节点和子节点可以分别通过 MOSI 和 MISO 线路同时发送数据。在 SPI 通信期间，数据同时传输和接收。串行时钟沿同步数据的移位和采样。
SPI 接口为用户提供了灵活性，可以选择时钟的上升沿或下降沿来采样和/或发送数据。请参阅设备数据表以确定使用 SPI 接口传输的数据位数。
2.1 时钟极性
极性，会直接影响 SPI CLK 总线空闲时的时钟信号是高电平还是低电平。
- CPOL = 1：表示空闲时是高电平
- CPOL = 0：表示空闲时是低电平
当 CPOL 时钟极性控制位被拉低时，它会使 SCK 管脚产生一个稳定的低电平。如果 CPOL 时钟极性控制为被拉高，当没有数据传输时，它会使 CLK 管脚产生一个稳定的高电平。即确定 SCK 在不传输数据时，是默认高电平或者默认低电平
2.2 时钟相位
一个时钟周期会有 2 个跳变沿。而相位，直接决定 SPI CLK 总线从那个跳变沿开始采样数据。
- CPHA = 0：表示从第一个跳变沿开始采样
- CPHA = 1：表示从第二个跳变沿开始采样
| SPI mode | CPOL | CPHA |
|---|---|---|
| 0 | 0 | 0 |
| 1 | 0 | 1 |
| 2 | 1 | 0 |
| 3 | 1 | 1 |
可以参考 W25Q64FW 中使用 0x9f 命令读 ID 的传输过程示意图：
2.3 数据交换
SPI 设备间的数据传输之所以又被称为数据交换，是因为 SPI 协议规定一个 SPI 设备不能在数据通信过程中仅仅只充当一个 “发送者(Transmitter)” 或者 “接收者(Receiver)”。
一个 Slave 设备要想能够接收到 Master 发过来的控制信号，必须在此之前能够被 Master 设备进行访问 (Access)。所以，Master 设备必须首先通过 SS/CS pin 对 Slave 设备进行片选, 把想要访问的 Slave 设备选上。 在数据传输的过程中，每次接收到的数据必须在下一次数据传输之前被采样。如果之前接收到的数据没有被读取，那么这些已经接收完成的数据将有可能会被丢弃，导致 SPI 物理模块最终失效。因此，在程序中一般都会在 SPI 传输完数据后，去读取 SPI 设备里的数据, 即使这些数据(Dummy Data)在我们的程序里是无用的(虽然发送后紧接着的读取是无意义的，但仍然需要从寄存器中读出来)。
- 如果不对接收进行读取操作可能会导致溢出，将使以后发送出的数据全部无效
- 在每个 SPI 时钟周期内，都会发生全双工数据传输
- SPI 只有主模式和从模式之分（提供时钟的为主设备 Master，接收时钟的设备为从设备 Slave），没有读和写的说法，因为实质上每次 SPI 是主从设备在交换数据。也就是说，你发一个数据必然会收到一个数据；你要收一个数据必须也要先发一个数据
- 发一个字节任意值数据是为了在 CLK 总线上产生时钟，给从机的 SPI 信号提供时钟用的，从机 SPI 不会自己产生 CLK 信号的
在 CS 片选有效的情况下才会有数据传输，有一种特殊情况，如果 CS 片选无效，设备硬件 FIFO 中的数据都会丢失。如果两次写操作中间 CS 一直有效，设备硬件 FIFO 中的数据不会丢失。这里要注意
特别要注意的是，关于 Transfer Mode，是一个很奇怪的东西。这个玩意违背了“发送就一定需要接收”的逻辑，即上面所说“数据交换”的逻辑在一定程度上是问题的。这也给 SPI 总线驱动、包括 SPI 设备驱动带来了很多变数。所以，写设备驱动前，最好对总线驱动的发送与接收过程有个了解。
例如 rk3568 SPI 控制器中的 SPI_CTRLR0 寄存器：
- Transmit & Receive（就是我们上面提到，只要有发送，就一定会有接收，即使是脏数据，也需要读出来）：
In transmit-and-receive mode，both transmit and receive data are valid. The transfer continues until the transmit FIFO is empty. Data received from the external device are stored into the receive FIFO memory, where it can be accessed by the host processor
- Transmit Only：
In transmit-only mode，data received from the external device is not valid and is not stored in the receive FIFO memory; it is overwritten on the next transfer
- Receive Only：
In receive-only mode，transmitted data are not valid. After the first write to the transmit FIFO，the same word is retransmitted for the duration of the transfer
- EEPROM Read：
In eeprom-read mode, receive data is not valid while control data is being transmitted. When all control data is sent to the EEPROM, receive data becomes valid and transmit data becomes invalid. All data in the transmit FIFO is considered control data in this mode. This transfer mode is only valid when the DW_apb_ssi is configured as a master device
还有一个 SPI_CTRLR1 寄存器：
这个只针对于 Receive Only 模式和 EEPROM Read 模式有效。该寄存器含义是指定 SPI 控制器一次连续接收的数据帧数量。通常情况下，是需要接收的帧数 -1 。
例如 EEPROM Read 模式：发送数据用于传输命令码和地址到 EEPROM 设备，一般需要 3 个数据帧（8-bit 操作码，8-bit 高位地址，8-bit 低位地址）。在操作码和地址传输的过程中，控制器不会从串行总线上接收数据。当发送 FIFO 中的条目发送完毕，接收数据才开始被采样，采样的数据帧数是 NDF+1（也就是上面的 ndm 寄存器值 + 1）。
2.4 关于帧长度
在发起一个 SPI 传输前，通常还需要设置本次传输的帧长度（ Data Frame Size ） ，通常是 8 或 16 位。
struct spi_message {......unsigned frame_length;......
};
SPI 协议本身并没有帧长度（Frame Length）的固定概念，因为 SPI 是一种流式（streaming）传输协议，它是一个基于主从模式的时钟同步串行通信协议，只关心 时钟脉冲（SCK）和数据位（MOSI、MISO） 的同步，并不会主动分割数据。然而，在具体的 SPI 控制器、驱动程序或某些应用场景下，帧长度的概念被引入。这里要注意。
