【转载】Cadence Design Entry HDL 使用教程

---

【Cadence01】Cadence PCB Edit相对延迟与绝对延迟的显示问题

【Cadence02】Allegro引脚焊盘Pin设置为透明

【Cadence03】cadence不小心删掉钢网层怎么办？

【Cadence04】一般情况下Allegro PCB设计时的约束规则设置（自己瞎写）

【Cadence05】PCB原理图BOM表生成

【Cadence06】cadence HDL原理图库添加封装

【Cadence07】Allegro中如何绘制板框圆弧

【Cadence08】Cadence HDL原理图如何备份

【Cadence09】Cadence PCB布线时的电源地操作

【Cadence10】差分线设置及显示相关

【Cadence11】Cadence批量替换过孔记录

【Cadence12】总结--多层板PCB绘制、丝印调整以及生成GND

【Cadence13】Cadence HDL导出BOM并将网页数据导入Excle➕坐标文件

【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法

【Cadence15】Cadence HDL原理图打印➕allegro打印装配层丝印的技巧

【Cadence16】Cadence HDL如何拷贝模版项目？

【Cadence17】Allegro绘制PCB流程

【Cadence18】如何放置定位孔

【Cadence19】如何由PCB导出symbol器件PCB封装

【Cadence20】PCB铺铜GND等

【Cadence21】批量更改器件

【Cadence22】将别人发的原理图和PCB库修改为自己的库，进而继续制图

---

 Cadence concept HDL原理图如何将两个不同的全局网络连接？

方法一：alias 符号（同一页的局部网络信号）

在 Component Browser的 standard 库中选择alias 符号，此符号两端连上不同的网络可以将这两个网络相连。

但这两个网络中不能有全局网络（全局网络即网络名前加！ 或网络名后加/G 的网络表示跨页的连接关系）。

alias输出端为全局网络保存原理图时就会报错。

方法二：Tie 符号（整个原理图文件的全局网络信号）

在 Component Browser 的  standard 库中选择 Tie 符号，将要连接的两个全局网络加在TIE符号两端。

选择tools——options——output 选项卡最下面 有 allawed global shorts ，

在signal1 和signal2下分别填上需要连接的两个全局网络名点确定
此时点保存
顺利保存
两个网络名连接关系已经建立 

参考文章：https://bbs.21ic.com/icview-205576-1-1.html