高阻态是逻辑器件输出端口的一种状态,当端口处于高阻态时,输入端口的电平变化不会引起输出端口变化,不会对与之相连的后级输入端口或总线产生影响,对于总线架构的电路极为重要。
输出端口处于高阻态时,输出端口处于一种随机状态,电平可能处于任意位置,此时有微弱的输入或输出电流,通常为几个微安左右。重点是高阻态时,对后级连接的负载无驱动能力,而与电平状态无关。
高阻态是逻辑器件输出端口的一种状态,当端口处于高阻态时,输入端口的电平变化不会引起输出端口变化,不会对与之相连的后级输入端口或总线产生影响,对于总线架构的电路极为重要。
输出端口处于高阻态时,输出端口处于一种随机状态,电平可能处于任意位置,此时有微弱的输入或输出电流,通常为几个微安左右。重点是高阻态时,对后级连接的负载无驱动能力,而与电平状态无关。
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.rhkb.cn/news/415764.html
如若内容造成侵权/违法违规/事实不符,请联系长河编程网进行投诉反馈email:809451989@qq.com,一经查实,立即删除!