深圳大学-计算机系统(3)-实验三取指和指令译码设计

实验目标

设计完成一个连续取指令并进行指令译码的电路，从而掌握设计简单数据通路的基本方法。

实验内容

本实验分成三周（三次）完成：1）首先完成一个译码器（30分）；2）接着实现一个寄存器文件（30分）；3）最后添加指令存储器和地址部件等将这些部件组合成一个数据通路原型（40分）。

实验环境

硬件：桌面PC
软件：Linux Chisel开发环境

实验步骤及说明

本次试验分为三个部分：
（1）设计译码电路，输入位32bit的一个机器字，按照课本MIPS 指令格式，完成add、sub、lw、sw指令译码，其他指令一律译码成nop指令。输入信号名为Instr_word，对上述四条指令义译码输出信号名为add_op、sub_op、lw_op和sw_op，其余指令一律译码为nop；
给出Chisel设计代码和仿真测试波形，观察输入Instr_word为add R1,R2,R3; sub R0,R5,R6，lw R5,100(R2), sw R5,104(R2)、JAL RA,100(R2)时，对应的输出波形
在这里插入图片描述
思路：
1.定义一个Chisel模块Decoder，表示一个硬件模块，用于译码输入的机器字。
2.创建接口io，其中包含了输入和输出信号。输入信号是Instr_word，代表32位的机器字。从输入信号Instr_word中提取操作码字段（opcode）和功能码字段（func），分别用于后续的匹配。
3.初始化所有的输出信号，将它们都设置为false，并将nop_op设置为true，以表示默认情况下是nop指令。
4.使用条件语句来匹配操作码。当操作码匹配某个特定操作码时，进入相应的条件分支。
5.在每个条件分支中，继续使用条件语句来匹配功能码。如果功能码匹配某个指令的功能码，那么将相应的输出信号设置为true，表示这是一个有效的指令。同时将nop_op设置为false，表示不是nop指令。

Decoder代码：

import chisel3._
import chisel3.util._
import chisel3.stage.ChiselStageclass Decoder extends Module {val io = IO(new Bundle {val Instr_word = Input(UInt(32.W))  // 输入机器指令val add_op = Output(Bool())         // add 操作信号val sub_op = Output(Bool())         // sub 操作信号val lw_op = Output(Bool())          // lw 操作信号val sw_op = Output(Bool())          // sw 操作信号val nop_op = Output(Bool())         // nop 操作信号})// 定义opcodeval ADD_OPCODE = "b100000".U(6.W)val SUB_OPCODE = "b100010".U(6.W)val LW_OPCODE = "b100011".U(6.W)val SW_OPCODE = "b101011".U(6.W)// 提取opcode和func字段val opcode = io.Instr_word(31, 26)val func = io.Instr_word(5, 0)io.add_op := false.Bio.sub_op := false.Bio.lw_op := false.Bio.sw_op := false.Bio.nop_op := true.B// 根据opcode和func判断指令类型when(opcode === "b000000".U(6.W)) { when(func === ADD_OPCODE) {io.add_op := true.Bio.nop_op := false.B}.elsewhen(func === SUB_OPCODE) {io.sub_op := true.Bio.nop_op := false.B}}.elsewhen(opcode === LW_OPCODE) {io.lw_op := true.Bio.nop_op := false.B}.elsewhen(opcode === SW_OPCODE) {io.sw_op := true.Bio.nop_op := false.B}
}object Decoder extends App {(new ChiselStage).emitVerilog(new Decoder(), Array("--target-dir","generated"))
}

测试代码：
使用ChiselTest和ScalaTest对Decoder模块进行单元测试。在测试中，针对不同的指令（ADD、SUB、LW、SW、JAL）模拟输入，并验证Decoder模块的输出是否符合预期，检查各个操作类型的信号是否正确识别。通过逐步模拟时钟步进和检查输出信号的方式，确认Decoder在解码不同指令时的行为是否正确。

DecoderTest.scala:

import chisel3._
import chiseltest._
import org.scalatest.flatspec.AnyFlatSpecclass DecoderTest extends AnyFlatSpec with ChiselScalatestTester {behavior of "Decoder"it should "pass" in {test(new Decoder()).withAnnotations(Seq(WriteVcdAnnotation)) { c =>// 定义测试指令val ADD = "b00000000010000110000100000100000".U(32.W)  val SUB = "b00000000101001100000000000100010".U(32.W)  val LW  = "b10001100101000100000000000110010".U(32.W)  val SW  = "b10101100101000100000000000110100".U(32.W)  val JAL = "b00001100001000100000000000110010".U(32.W)  c.clock.setTimeout(0)// 测试 ADD 指令c.io.Instr_word.poke(ADD)c.clock.step(1)c.io.add_op.expect(true.B)c.io.sub_op.expect(false.B)c.io.lw_op.expect(false.B)c.io.sw_op.expect(false.B)c.io.nop_op.expect(false.B)// 测试 SUB 指令c.io.Instr_word.poke(SUB)c.clock.step(1)c.io.add_op.expect(false.B)c.io.sub_op.expect(true.B)c.io.lw_op.expect(false.B)c.io.sw_op.expect(false.B)c.io.nop_op.expect(false.B)// 测试 LW 指令c.io.Instr_word.poke(LW)c.clock.step(1)c.io.add_op.expect(false.B)c.io.sub_op.expect(false.B)c.io.lw_op.expect(true.B)c.io.sw_op.expect(false.B)c.io.nop_op.expect(false.B)// 测试 SW 指令c.io.Instr_word.poke(SW)c.clock.step(1)c.io.add_op.expect(false.B)c.io.sub_op.expect(false.B)c.io.lw_op.expect(false.B)c.io.sw_op.expect(true.B)c.io.nop_op.expect(false.B)// 测试 JAL 指令c.io.Instr_word.poke(JAL)c.clock.step(1)c.io.add_op.expect(false.B)c.io.sub_op.expect(false.B)c.io.lw_op.expect(false.B)c.io.sw_op.expect(false.B)c.io.nop_op.expect(true.B)}}
}

（2）设计寄存器文件，共32个32bit寄存器，允许两读一写，且0号寄存器固定读出位0。四个输入信号为RS1、RS2、WB_data、Reg_WB，寄存器输出RS1_out和RS2_out；寄存器内部保存的初始数值等同于寄存器编号
给出Chisel设计代码和仿真测试波形，观察RS1=5,RS2=8，WB_data=0x1234,Reg_WB=1的输出波形和受影响寄存器的值。
在这里插入图片描述
思路：
1.定义一个名为 “RegisterFile” 的Chisel模块。使用val io = IO(new Bundle()) 创建模块的输入和输出接口，包括用于指定源寄存器索引、写入数据和写入使能信号，以及用于输出源寄存器数据的输出端口。
2.创建一个包含32个32位寄存器值的寄存器数组，初始值从0到31，代表了模拟的寄存器文件。
3.使用 Mux 操作根据输入的源寄存器索引RS1和RS2的值，从寄存器文件中选择要输出的数据。如果索引为0，就输出0；否则，从寄存器文件中读取对应索引的寄存器的值。
4.当输入信号Reg_WB为真时，表示要进行寄存器写入操作。使用Mux操作根据 RS1 和RS2的值，将输入的WB_data写入寄存器文件的相应索引位置。

RegisterFile代码：

import chisel3._
import chisel3.stage.ChiselStageclass RegisterFile extends Module {val io = IO(new Bundle {val RS1    = Input(UInt(5.W))    // RS1寄存器编号val RS2    = Input(UInt(5.W))    // RS2寄存器编号val WB_data = Input(UInt(32.W))  // 要写入寄存器的值val Reg_WB  = Input(Bool())      // 控制是否进行写操作val RS1_out = Output(UInt(32.W)) // RS1寄存器值val RS2_out = Output(UInt(32.W)) // RS2寄存器值})// 定义32个32位寄存器，并将初始值设置为寄存器编号val regs = RegInit(VecInit(Seq.tabulate(32)(i => i.U(32.W))))// 处理RS1和RS2的读取操作io.RS1_out := Mux(io.RS1 === 0.U, 0.U, regs(io.RS1))  io.RS2_out := Mux(io.RS2 === 0.U, 0.U, regs(io.RS2))  // 处理写操作when(io.Reg_WB) { regs(io.RS1) := Mux(io.RS1 === 0.U, 0.U, io.WB_data)regs(io.RS2) := Mux(io.RS2 === 0.U, 0.U, io.WB_data)}
}object RegisterFile extends App {(new ChiselStage).emitVerilog(new RegisterFile(), Array("--target-dir","generated"))
}

测试代码：
使用poke方法，设置RS1为5，RS2为8，设置WB_data为十六进制数0x1234。将 Reg_WB 设置为 true，启用写入。然后执行c.clock.step(1)来推进模拟时钟1个时钟周期。

RegisterFileTest.scala

import chisel3._
import chiseltest._
import org.scalatest.flatspec.AnyFlatSpecclass RegisterFileTest extends AnyFlatSpec with ChiselScalatestTester {behavior of "RegisterFile Module"it should "observe the effect on registers" in {test (new RegisterFile).withAnnotations(Seq(WriteVcdAnnotation)) { c =>// 设置输入信号// RS1 = 5c.io.RS1.poke(5.U) // RS2 = 8c.io.RS2.poke(8.U) // WB_data = 0x1234c.io.WB_data.poke(0x1234.U) c.io.Reg_WB.poke(true) c.clock.step(1)}}
}

（3）实现一个32个字的指令存储器，从0地址分别存储4条指令add R1,R2,R3; sub R0,R5,R6，lw R5,100(R2), sw R5,104(R2)。然后组合指令存储器、寄存器文件、译码电路，并结合PC更新电路（PC初值为0）、WB_data和Reg_WB信号产生电路，最终让电路能逐条指令取出、译码（不需要完成指令执行）。
给出Chisel设计代码和仿真测试波形，观察四条指令的执行过程波形，记录并解释其含义。
在这里插入图片描述
指令存储器设计思路：

  1. 定义接口：
    rdEna: 读使能信号，用于控制指令读取操作。
    rdData: 读取的数据输出，表示从内存读取的 32 位指令。
    wrEna: 写使能信号，用于控制指令写入操作。
    wrAddr: 写地址，用来指示写入操作的目标地址。
    wrData: 写入的数据输入，表示要写入的 32 位指令。
  2. 内存和程序计数器初始化：
    创建了一个名为 pcReg 的程序计数器寄存器，并将其初始化为 0。使用 SyncReadMem 创建一个同步读取的8位宽、128单元的内存，用来存储指令。
  3. 写内存：
    当wrEna为真时，通过写入操作将wrData的不同部分分别存储在指定地址及其后续三个地址中。
  4. 读内存：
    当rdEna为真时，从地址pcReg及其后续三个地址读取数据，分别存储在rdData0至rdData中。使用Cat函数将这四个字节的数据连接成一个32位的数据，以产生完整的指令。程序计数器pcReg每次读取后增加4，以指向下一条指令。
  5. 默认情况：
    当 rdEna 为假时（即没有读取请求），输出设置为0.U，表示没有有效数据。

InstructionMemory代码：

// 指令存储器
class InstructionMemory extends Module {val io = IO(new Bundle {// 读val rdEna = Input(Bool())val rdData = Output(UInt(32.W))// 写val wrEna = Input(Bool())val wrAddr = Input(UInt(10.W))val wrData = Input(UInt(32.W))})// 程序计数器，用于跟踪当前指令的读取位置，初始化为 0val pcReg =  RegInit(0.U(32.W))// 创建一个同步读取的 8 位宽、128 单元的内存，用来存储指令val mem = SyncReadMem(128,UInt(8.W))// 写内存when (io.wrEna) {mem(io.wrAddr) := io.wrData(7, 0)mem(io.wrAddr + 1.U) := io.wrData(15, 8)mem(io.wrAddr + 2.U) := io.wrData(23, 16)mem(io.wrAddr + 3.U) := io.wrData(31, 24)}// 读内存when (io.rdEna) {val rdData0 = mem.read(pcReg)val rdData1 = mem.read(pcReg + 1.U)val rdData2 = mem.read(pcReg + 2.U)val rdData3 = mem.read(pcReg + 3.U)io.rdData := Cat(rdData3, rdData2, rdData1, rdData0) pcReg := pcReg + 4.U}.otherwise{io.rdData := 0.U}
}

组合指令存储器、寄存器文件、译码电路后的核心代码：

import chisel3._
import chisel3.util._// 指令存储器
class InstructionMemory extends Module {val io = IO(new Bundle {// 读val rdEna = Input(Bool())val rdData = Output(UInt(32.W))// 写val wrEna = Input(Bool())val wrAddr = Input(UInt(10.W))val wrData = Input(UInt(32.W))})// 程序计数器，用于跟踪当前指令的读取位置，初始化为 0val pcReg =  RegInit(0.U(32.W))// 创建一个同步读取的 8 位宽、128 单元的内存，用来存储指令val mem = SyncReadMem(128,UInt(8.W))// 写内存when (io.wrEna) {mem(io.wrAddr) := io.wrData(7, 0)mem(io.wrAddr + 1.U) := io.wrData(15, 8)mem(io.wrAddr + 2.U) := io.wrData(23, 16)mem(io.wrAddr + 3.U) := io.wrData(31, 24)}// 读内存when (io.rdEna) {val rdData0 = mem.read(pcReg)val rdData1 = mem.read(pcReg + 1.U)val rdData2 = mem.read(pcReg + 2.U)val rdData3 = mem.read(pcReg + 3.U)io.rdData := Cat(rdData3, rdData2, rdData1, rdData0) pcReg := pcReg + 4.U}.otherwise{io.rdData := 0.U}
}// 寄存器文件
class RegisterFile extends Module {val io = IO(new Bundle {// 两读val RS1 = Input(UInt(5.W))val RS2 = Input(UInt(5.W))val RS1_out = Output(UInt(32.W))val RS2_out = Output(UInt(32.W))// 一写val Reg_WB = Input(Bool())val WB_data = Input(UInt(32.W))})val registers = RegInit(VecInit((0 until 32).map(i => i.U(32.W))))io.RS1_out := Mux(io.RS1 === 0.U, 0.U, registers(io.RS1))io.RS2_out := Mux(io.RS2 === 0.U, 0.U, registers(io.RS2))// 根据写信号选择要写入的寄存器when (io.Reg_WB) {registers(io.RS1) := Mux(io.RS1 === 0.U, 0.U, io.WB_data)registers(io.RS2) := Mux(io.RS2 === 0.U, 0.U, io.WB_data)}
}
// 译码器
class Decoder extends Module {val io = IO(new Bundle {val Instr_word = Input(UInt(32.W))  // 输入信号// 输出信号val add_op = Output(Bool())val sub_op = Output(Bool())val lw_op = Output(Bool())val sw_op = Output(Bool())val nop_op = Output(Bool())})// opcodeval AandS = "b000000".U(6.W)val ADD_OPCODE = "b100000".U(6.W)val SUB_OPCODE = "b100010".U(6.W)val LW_OPCODE = "b100011".U(6.W)val SW_OPCODE = "b101011".U(6.W)// 取出指令的 opcode 和 func val opcode = io.Instr_word(31, 26)val func = io.Instr_word(5, 0)// 指令默认是 nopio.add_op := false.Bio.sub_op := false.Bio.lw_op := false.Bio.sw_op := false.Bio.nop_op := true.B// 译码when (opcode === AandS) {when (func === ADD_OPCODE){io.add_op := true.Bio.nop_op := false.B}.elsewhen (func === SUB_OPCODE){io.sub_op := true.Bio.nop_op := false.B}}.elsewhen (opcode === LW_OPCODE) {io.lw_op := true.Bio.nop_op := false.B}.elsewhen (opcode === SW_OPCODE) {io.sw_op := true.Bio.nop_op := false.B}
}class Processor extends Module {val io = IO(new Bundle {// Decoderval Instr_word = Output(UInt(32.W))val add_op = Output(Bool())val sub_op = Output(Bool())val lw_op = Output(Bool())val sw_op = Output(Bool())val nop_op = Output(Bool())// RegisterFileval RS1_out = Output(UInt(32.W))val RS2_out = Output(UInt(32.W))// Instructionval rdEna = Input(Bool())val wrAddr = Input(UInt(10.W))val wrData = Input(UInt(32.W))val wrEna = Input(Bool())})// 实例化模块val decoder = Module(new Decoder)val registerFile = Module(new RegisterFile)val instructionMemory = Module(new InstructionMemory)// 连接指令信号io.add_op := decoder.io.add_opio.sub_op := decoder.io.sub_opio.lw_op := decoder.io.lw_opio.sw_op := decoder.io.sw_opio.nop_op := decoder.io.nop_op// 连接控制信号instructionMemory.io.rdEna := io.rdEnainstructionMemory.io.wrEna := io.wrEnainstructionMemory.io.wrAddr := io.wrAddrinstructionMemory.io.wrData := io.wrData// 连接输入数据registerFile.io.RS1 := instructionMemory.io.rdData(25,21)registerFile.io.RS2 := instructionMemory.io.rdData(20, 16)decoder.io.Instr_word := instructionMemory.io.rdDataio.Instr_word := instructionMemory.io.rdData// 初始化寄存器文件的控制信号registerFile.io.Reg_WB := false.BregisterFile.io.WB_data := 0.U// 连接模块输出信号io.RS1_out := registerFile.io.RS1_outio.RS2_out := registerFile.io.RS2_out
}// 生成 Verilog 代码
object Processor extends App {(new chisel3.stage.ChiselStage).emitVerilog(new Processor(), Array("--target-dir", "generated"))
}

实例化解码器、寄存器文件和指令存储器，将各模块的信号进行连接，实现了指令解码、寄存器读写控制以及数据传输功能。同时，对寄存器文件进行了初始化，并将相关输出信号连接至模块的输出端口，构建了一个简单的处理器电路。
测试代码：
测试这四条指令：add R1,R2,R3; sub R0,R5,R6; lw R5,100(R2) ; sw R5,104(R2)

import chiseltest._
import chisel3._
import org.scalatest.flatspec.AnyFlatSpecclass ProcessorTest extends AnyFlatSpec with ChiselScalatestTester {behavior of "Processor"it should "execute instructions in memory correctly" in {test(new Processor).withAnnotations(Seq(WriteVcdAnnotation))  { c =>val instructions = Seq("b00000000010000110000100000100000".U(32.W),  // ADD"b00000000101001100000000000100010".U(32.W),  // SUB"b10001100101000100000000000110010".U(32.W),  // LW"b10101100101000100000000000110100".U(32.W)   // SW)c.clock.setTimeout(0)// 写入指令for ((instr, addr) <- instructions.zipWithIndex) {c.io.wrEna.poke(true)c.io.wrAddr.poke((addr * 4).U)c.io.wrData.poke(instr)c.clock.step(1)}// 结束写入c.io.wrEna.poke(false)c.io.rdEna.poke(true)c.clock.step(10)}}
}

实验结果

1.设计译码电路，观察输入Instr_word为add R1,R2,R3; sub R0,R5,R6，lw R5,100(R2), sw R5,104(R2)、JAL RA,100(R2)时，对应的输出波形
(1) add指令(add R1, R2, R3 的十六进制为00430820)
在这里插入图片描述
(2) sub指令(sub R0, R5, R6 的十六进制为00A60022)
在这里插入图片描述
(3) lw指令(lw R5, 100(R2)的十六进制为8CA20032)
在这里插入图片描述
(4) sw指令(sw R5, 104(R2) 的十六进制为ACA20034)
在这里插入图片描述
(5) jal指令(jal 100 的十六进制为0C220032)
在这里插入图片描述
2. 设计寄存器文件，给出Chisel设计代码和仿真测试波形，观察RS1=5,RS2=8，WB_data=0x1234,Reg_WB=1的输出波形和受影响寄存器的值。
(1) 打开波形图，发现寄存器初值为其编号，RS1 = 5，RS2 = 8，WB_data = 0x1234
在这里插入图片描述
(2) 观察到在后面的时钟周期中，0x1234写入R5和R8。
在这里插入图片描述
3. 设计指令存储器，然后组合指令存储器、寄存器文件、译码电路, 最终让电路能逐条指令取出、译码。
(1) 第1条指令add R1,R2,R3:
在这里插入图片描述
此时，io_Instr_word = 00430820，是add指令对应的16进制表达。io_add_op置为1，表示该操作为为add操作。io_RS1_out的值为2，io_RS2_out的值为3，表示当前操作了R2,R3这2个寄存器。
(2) 第2条指令sub R0,R5,R6:
在这里插入图片描述
此时，io_Instr_word = 00A60022，是sub指令对应的16进制表达。io_sub_op置为1，表示该操作为为sub操作。io_RS1_out的值为5，io_RS2_out的值为6，表示当前操作了R5,R6这2个寄存器。
(3) 第3条指令lw R5,100(R2):
在这里插入图片描述
此时，io_Instr_word = 8CA20032，是lw指令对应的16进制表达。io_lw_op置为1，表示该操作为为lw操作。io_RS1_out的值为5，io_RS2_out的值为2，表示当前操作了R5,R2这2个寄存器。
(4) 第4条指令sw R5,104(R2):
在这里插入图片描述
此时，io_Instr_word =ACA20034，是sw指令对应的16进制表达。io_sw_op置为1，表示该操作为为sw操作。io_RS1_out的值为5，io_RS2_out的值为2，表示当前操作了R5,R2这2个寄存器。
(5) 指令全部执行之后，io_Instr_word为0，io_RS1_out的值为0，io_RS2_out的值为0，表示当前没有操作寄存器。
在这里插入图片描述

实验总结与体会

  1. 译码器的设计
    在实验的第一部分，我设计了译码器。译码器的主要作用是根据指令的操作码确定要执行的操作。通过实现一个简单的译码器，我学会了如何将机器指令解析成控制信号，并将这些控制信号进一步用于驱动后续硬件模块。
  2. 寄存器文件的实现
    实验的第二部分是设计寄存器文件，负责存储和读取寄存器数据。通过实现一个多端口的寄存器文件，我掌握了如何通过硬件访问和操作寄存器值。
  3. 指令存储器的设计与数据通路原型
    在最后的阶段，我设计了指令存储器，并将其与前面的译码器和寄存器文件连接，形成了一个简单的数据通路原型。这个阶段不仅是对之前设计的验证，也使我体会到了数据通路中各个模块之间的配合与协调。
    总的来说，这个实验为我今后深入学习计算机体系结构打下了良好的基础。

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.rhkb.cn/news/5620.html

如若内容造成侵权/违法违规/事实不符，请联系长河编程网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

[Dialog屏幕开发] 屏幕绘制(文本/输入框/按钮控件)

[Dialog屏幕开发] 屏幕绘制(文本/输入框/按钮控件)

阅读该篇文章之前&#xff0c;可先阅读下述资料 [Dialog屏幕开发] 设置GUI Status 菜单/GUI Title 标题https://blog.csdn.net/Hudas/article/details/145288453?spm1001.2014.3001.5501 上篇文章我们的屏幕已实现了如下功能 我们已经设置了GUI Status菜单以及GUI Title标题…
阅读更多...
如何通过海外社交媒体平台提升品牌曝光度？

如何通过海外社交媒体平台提升品牌曝光度？

跨境电商和全球营销策略的核心之一是通过海外社交媒体平台提升品牌曝光度。为了实现这一目标&#xff0c;企业需要选定适合的社交平台并制定精准的营销策略。结合OKBrow指纹指纹浏览器的强大功能&#xff0c;您能够高效管理多个社交账户&#xff0c;避免平台识别账户之间的关联…
阅读更多...
可替代CentOS 7的Linux操作系统选型

可替代CentOS 7的Linux操作系统选型

可替代CentOS 7的其他Linux操作系统选型 一、背景介绍二、主流操作系统调研2.1 企业级产品：Red Hat Enterprise Linux/CentOS Stream2.1.1 Red Hat Enterprise Linux2.1.2 CentOS Stream2.2 其他发行版：Debian/Ubuntu2.3 开源产品：AlmaLinux / RockyLinux2.3.1 AlmaLinux2.3…
阅读更多...
每日一题洛谷P1423 小玉在游泳c++

每日一题洛谷P1423 小玉在游泳c++

#include<iostream> using namespace std; int main() {double s;cin >> s;int n 0;double sum 0;double k 2;while (sum < s) {sum k;n;k * 0.98;}cout << n << endl;return 0; }
阅读更多...
DRG_DIP 2.0时代医院程序结构转型与数据结构优化研究

DRG_DIP 2.0时代医院程序结构转型与数据结构优化研究

一、引言 1.1 DRG_DIP 2.0 改革背景与意义 医保支付方式改革在医疗保障制度改革中占据着极为关键的地位&#xff0c;是推动医疗领域变革的核心力量。它犹如一把精准的手术刀&#xff0c;对医疗资源的合理分配、医疗服务质量的稳步提升以及医疗费用的有效控制起着决定性作用。…
阅读更多...
Redis支持数据类型详解

Redis支持数据类型详解

4 数据类型 Redis支持多种数据类型&#xff1a;string&#xff08;字符串&#xff09;&#xff0c;hash&#xff08;哈希&#xff09;&#xff0c;list&#xff08;列表&#xff09;&#xff0c;set&#xff08;集合&#xff09;、zset&#xff08;sorted set 有序集合&#x…
阅读更多...
游戏设备升级怎么选？RTX4070独显，ToDesk云电脑更具性价比

游戏设备升级怎么选？RTX4070独显，ToDesk云电脑更具性价比

过新年、添喜气&#xff01;正逢节期来临不知道各位是否都跟小编一样在考虑购置生活中的各样所需呐&#xff1f; 25年可谓是3A游戏大作之年&#xff0c;例如《GTA6》《文明7》《死亡搁浅2》《刺客信条&#xff1a;影》下半年落地的《塞尔达传说&#xff1a;新篇章》《生化危机9…
阅读更多...
网络安全解决方案分享：推荐十款网络准入控制系统，保护企业网络安全

网络安全解决方案分享：推荐十款网络准入控制系统，保护企业网络安全

随着企业信息化进程的不断推进&#xff0c;企业网络安全面临的威胁愈加复杂。网络准入控制&#xff08;NAC, Network Access Control&#xff09;系统作为保障企业网络安全的核心技术&#xff0c;无论是防止外部攻击、阻止内部滥用&#xff0c;还是确保设备符合合规要求&#x…
阅读更多...
WebSocket实现私聊私信功能

WebSocket实现私聊私信功能

目录 后端pom.xmlConfig配置类Controller类DTO 前端安装相关依赖websocketService.js接口javascripthtmlCSS 效果展示简单测试连接&#xff1a; 报错解决方法1、vue3 使用SockJS报错 ReferenceError: global is not defined 后面将继续完善&#xff0c;待更新... 后端 pom.xml…
阅读更多...
【PHP】部署和发布PHP网站到IIS服务器

【PHP】部署和发布PHP网站到IIS服务器

欢迎来到《小5讲堂》 这是《PHP》系列文章&#xff0c;每篇文章将以博主理解的角度展开讲解。 温馨提示&#xff1a;博主能力有限&#xff0c;理解水平有限&#xff0c;若有不对之处望指正&#xff01; 目录 前言安装PHP 稳定版本线程安全版解压使用 PHP配置 配置文件扩展文件…
阅读更多...
电梯系统的UML文档07

电梯系统的UML文档07

从这个类中得到的类图&#xff0c;构划出了软件的大部分设计。 系统结构视图提供软件和整个系统结构最复杂的也是最优雅的描述。和通常的软件系统相比&#xff0c;在分布式嵌入系统中了解系统组件如何协同工作是非常重要的。毕竟&#xff0c;每个类图仅仅是一个系统的静态设计…
阅读更多...
低代码系统-产品架构案例介绍、明道云（七）

低代码系统-产品架构案例介绍、明道云（七）

今天分析另外一个零代码、低代码产品-明道云&#xff0c;跟所有低代码产品的架构图一样&#xff0c;高、大、炫、美。 依然是从下至上&#xff0c;从左到右的顺序。 开发层 搭建中心 表单、流程、报表、用户中心&#xff0c;还是这些内容&#xff0c;自定义打印很多平台都有&am…
阅读更多...
Linux编译安装Netgen/NGSolve

Linux编译安装Netgen/NGSolve

本文记录Linux下编译安装Netgen/NGSolve的流程。 零、环境 操作系统Ubuntu 22.04.4 LTSVS Code1.92.1Git2.34.1GCC11.4.0CMake3.22.1oneAPI2024.2.1 一、安装依赖 1.1 VS Code 下载并安装VS Code&#xff0c;然后安装以下插件&#xff0c; Task Explorer Output Colorizer …
阅读更多...
RabbitMQ的消息可靠性保证

RabbitMQ的消息可靠性保证

文章目录 1.环境搭建1.common-rabbitmq-starter 配置防止消费者抢消息&#xff08;基础配置&#xff09;2.common-rabbitmq-starter-demo下创建一个生产者一个消费者 2.生产者可靠性1.开启消息超时重试机制2.生产者开启ConfirmCallback消息确认机制1.application.yml2.TestConf…
阅读更多...
transformers使用过程问题

transformers使用过程问题

transfomers新旧版本冲突&#xff0c;和accelerate、datasets、evaluate这些库直接也经常会发生冲突 我使用了下面的版本&#xff0c;暂时没有冲突&#xff0c;如果有冲突再更新 transformers4.41.2 datasets2.20.0 accelerate0.31.0 evaluate0.4.2pip install transformers安…
阅读更多...
Text2SQL 智能报表方案介绍

Text2SQL 智能报表方案介绍

0 背景 Text2SQL智能报表方案旨在通过自然语言处理&#xff08;NLP&#xff09;技术&#xff0c;使用户能够以自然语言的形式提出问题&#xff0c;并自动生成相应的SQL查询&#xff0c;从而获取所需的数据报表&#xff0c;用户可根据得到结果展示分析从而为结论提供支撑&#…
阅读更多...
Idea调试的时候字符串路径乱码 poi解析时表单中文名字正确，但是找不到

Idea调试的时候字符串路径乱码 poi解析时表单中文名字正确，但是找不到

目录 原因 解决措施 POI表单中文名字正确但是找不到 原因 1.编码格式冲突 2.文件编码多次转换&#xff0c;已经凌乱 解决措施 1.找到工程目录下的文件夹【.idea】 2.进入【encodings.xml】文件 3.将【encodings.xml】中&#xff0c;除了<file url"PROJECT"&g…
阅读更多...
LAYA3.0 组件装饰器说明

LAYA3.0 组件装饰器说明

原文 在LayaAirIDE中&#xff0c;如果想在IDE内展示组件脚本的属性&#xff0c;需要通过装饰器的规则来实现。下面分别介绍四种装饰器。 文章目录 一、regClass()二、property()2.1 组件属性的常规使用2.2 属性访问器的装饰器使用2.3 是否序列化保存2.4 组件属性是否在IDE中显…
阅读更多...
精选100+套HTML可视化大屏模板源码素材

精选100+套HTML可视化大屏模板源码素材

大屏数据可视化以大屏为主要展示载体的数据可视化设计。 “大面积、炫酷动效、丰富色彩”&#xff0c;大屏易在观感上给人留下震撼印象&#xff0c;便于营造某些独特氛围、打造仪式感。 原本看不见的数据可视化后&#xff0c;便能调动人的情绪、引发人的共鸣。 使用方法&…
阅读更多...
Unity中实现伤害跳字效果（简单好抄）

Unity中实现伤害跳字效果（简单好抄）

第一步骤安装并导入Dotween插件&#xff08;也可以不用导入之后直接下载我的安装包&#xff09; 官网DOTween - 下载 第二步&#xff1a; 制作跳字预制体 建议把最佳适应打开&#xff0c;这样就不怕数字太大显示不全了。 第三步&#xff1a;创建一个空对象并编写脚本JumpNumbe…
阅读更多...
最新文章
推荐文章

Copyright @ 2022~2023