本人 2022 年参加考研,当年专业课分数为 128,总分 382。硕士毕业之际,分享当年考研复习时整理的 821 历年真题,希望对备考 821 的学弟学妹有所帮助。题目和答案仅供参考,错误之处还请自己注意。
- 备考经验请参考本人写的经验贴:2022一战上岸计算机学院电子信息经验分享
- 简答题请参考:821 简答题整理【笔记】-CSDN博客
21
- 在数据的存储结构中,(索引存储)和(散列存储)方式不关心元素之间的逻辑关系。
- 一个好的算法具有正确性、(可读性)、(健壮性)和高效性等特性。
- 从稳定性来说,Shell 排序是(不稳定)的,基数排序是(稳定)的。
- 对于含有 n 个元素的数组,采用折半插入排序,时间复杂度为(O( n 2 n^2 n2))。
- 具有 n 个结点的扩充二叉树,其外部路径与内部路径之差为(2n)。
外路径长度 E,内路径长度 I,内结点个数 n,则 E = I + 2n
- 对于一颗平衡二叉树需要进行 RR 旋转,共需要(1)次(逆时针)时针旋转。
20
- 存储结构有(顺序存储)、(链式存储)、散列存储,索引存储。
- 简单选择排序算法,最好情况下时间复杂度(O( n n n)),最坏情况下时间复杂度(O( n 2 n^2 n2))
- 流水线 5 个阶段,是(取指)、译码、(执行)、访存、回写。
- 硬布线和微程序设计法,硬布线的优势是(速度快),缺点是(设计复杂、难以修改),微程序缺点是时间和空间上(速度慢),硬布线可用来设计(RISC)指令,微程序可用来设计(CISC)指令
19
- 冯诺依曼结构的计算机是由(控制器)(运算器)(存储器)和输入/输出这五大部件组成,它采用(存储程序)工作方式,即:计算机把事先编制好的程序装入内存,按照(指令)的顺序自动地取出执行,不需要人的干预。
- 计算机内部用二进制 0,1 编码表示的数称为(机器数),其真正的数值称为(真值)。
- 按照刷新操作周期分配方式的不同,DRAM 刷新可分为(集中式)刷新和(分散式)刷新。
- 在单级中断系统中,中断服务程序内的执行顺序是(保护现场)(中断处理)(恢复现场)(开中断)和(中断返回)。
- 光盘依据读写特性可分为(只读型)(追记型)和(可擦型)三种类型。
18
- 静态存储器 SRAM 是利用(双稳态触发器)存储信息,动态存储器 DRAM 是利用(栅极电容)存储信息,需要定时刷新的存储器是(DRAM)。
- 在存储器层次式结构中,存储器按访问速度从快到慢排列的次序是(寄存器)、(Cache)、主存和(辅存)。
- 可以用一个特殊的 Cache 来记录最近使用页的页表项,页表项主要用于虚实地址转换, 把这种特殊的 Cache 称之为转换后援缓冲器,简称(快表/TLB)。
- 在 DMA 控制方式中,DMA 控制器完全从 CPU 接管了对(总线)的控制,数据交换不再经过 CPU,直接在(外设)和(主存)之间进行。
- CPU 响应中断的三个条件如下:一是中断源有(中断请求);二是 CPU(允许响应)中断;三是 CPU 运行的一条指令(执行完毕),且没有更紧迫的任务或事件,如断电中断、DMA 传送等。
17
- 当机器字长一定时,阶码越长,浮点数的(表示范围)越大,(精度)越低。
- 设一个定点数的位数 n(不包括符号位),则原码一位乘需要做(n)次移位和最多(n)次加法,补码 Booth 算法需要做(n)次移位和最多(n+1)次加法。
- 在 MIPS 基本流水线中,一共使用了(4)个多路选择器,其中 EX 段有(2)个,WB 段有(1)个。
- 主存与 Cache 的地址映射有(直接映射)、(组相联映射)和(全相联映射)三种方式。
- 假设 CPU 在中断周期中,采用堆栈保护程序断点,且进栈时栈指针减一,出栈时栈指针加一。在微程序控制器中,若要实现中断返回指令,则在取指阶段所需的微操作有(PC->MAR)、(MAR->MDR, PC+1->PC)和(MDR->IR),在执行阶段所需的微操作有(SP->MAR)、(MAR->MDR)和(MDR->PC, SP+1->SP)。
- 在计算机系统中,多个功能部件/系统部件之间传送信息的公共数据通路称为(总线)。就其所传送信息的性质而言,在公共通路上传送的信息包括数据、(地址)和(控制)信息。
16
- 存储程序原理的基本思想是:计算机要自动完成解题任务,必须将事先设计好的、用以描述计算机解题过程的(程序)和(数据)一样,采用(二进制)形式存储在机器内部,计算机在工作时自动高速从机器中逐条取出指令,并加以执行。
- 微程序控制器采用字段直接编码时,将能同时产生的微命令分配在(不同)字段编码,这些微命令称之为(相容微命令);将不能同时出现的微命令分配在(相同)字段编码,这些微命令称之为(互斥微命令)。
- 控制器的功能是从(主存)取指令,并对(指令操作码)进行译码,生成相应的(控制信号)。
- 虚拟存储器只是一个抽象概念,是一种(存储管理)机制,物理上是不存在的。虚拟存储器的大小不等于磁盘容量与内存容量之和,其大小由(逻辑地址的位数)决定,与计算机系统实际安装的磁盘容量和内存容量没有直接关系。
- 检查有无中断请求的操作安排在(一条指令执行结束)之后,而检查有无 DMA 请求操作安排在(任意存取周期结束)之后。
- 在多级中断系统中,中断服务程序内的执行程序是(保护现场)、(屏蔽低级中断)、(开中断)、中断处理、(关中断)、(恢复现场)、(开中断)和中断返回。
15
- 组相连映射方式结合了直接映射和全相连映射的优点。当 Cache 的组数为 1 时,则为(全相联映射);当 Cache 中每组只有一个行时,则为(直接映射)。
- 通常每个外设都用一个(I/O 接口)电路与主机连接。而一个 I/O 接口中可能有多个(端口),每个端口都有一个(地址),因此主机可用多个地址来访问一个外设。
- 消除 CPU 与 DMA 设备竞争访问主存的方法有全串行方式、(周期挪用方式)和(交替访存方式)。
- RAID 盘阵是由多个(小容量廉价磁盘)构成,它被操作系统当成一个(整体的大容量磁盘)。数据分布在不同的物理磁盘上,校验盘用来保存数据的(备份冗余)信息。该信息是为了保证在某个磁盘出现损坏时,能够有效地恢复数据。
- 根据导致流水线冒险的原因的不同,流水线冒险可分为(数据冒险)、(结构冒险)和(控制冒险)三种冒险。
14
- 在浮点加减法运算中,在需要(对阶)或(规格化)时,尾数向右移位。
- 奇偶校验法只能发现(奇)数位出错,不能检查(偶)数位出错。
- 微指令格式可分为(水平)型和(垂直)型两类,其中(垂直)型微指令用较长的微程序结构换取较短的微指令结构。
- 根据每个阶段完成工作的不同,指令周期可分为(取指)周期、(执行)周期、间址周期和(中断)周期。
- DRAM 的刷新方式有集中式刷新、(分布)式刷新和(透明)式刷新。
- 按存储方式分类,存储器可分为随机存取存储器、(顺序)存取存储器和(直接)存取存储器等。
- I/O 设备和 I/O 接口只是 I/O 的(硬件)部分,完整的 I/O 系统应该包括 I/O(硬件)和 I/O(软件)两个部分。
- 同步总线各部件之间采用(统一的时钟信号)进行同步通信;而异步总线各部件之间采用(握手应答方式)进行异步通信。
- 能发起并控制总线请求的设备称作(总线主设备)。当有多个这样的设备时,必须提供专门的仲裁机制。总线仲裁一般有(集中式仲裁)和(分布式仲裁)两种实现方式。
13
- 衡量运算速度的 MIPS 是指(每秒执行多少百万条指令),MFLOPS 是指(每秒进行多少百万次浮点运算)。
- 浮点数的阶码表示了浮点数的(表示范围),而尾数表示了浮点数的(表示精读)。
- 利用触发器的工作特性存储信息的存储器是(SRAM),利用 MOS 晶体管极电容上充积的电荷存储信息的存储器是(DRAM),(DRAM)存储器需要定时刷新。
- 采用微程序方式实现的控制器,在数据通路中的微操作之间存在相容和互斥两种关系,(相容)微操作是指能同时进行的微操作,(互斥)微操作是指不能同时进行的微操作。在微命令编码方式中,字段直接编码法的基本思想是,将微指令分成若干个字段,把(互斥)微操作组合在同一个字段,(相容)微操作组合在不同字段,编码是对每一个字段内的微操作进行的。
- 在程序查询 I/O 方式和程序中断 I/O 方式下,外设直接和 CPU 中的(寄存器)交换数据;而在 DMA 方式下,外设直接和(主存)交换数据。
- 总线定时方式实质上是总线上的(事件)之间协同工作的方法,它包括(同步)和(异步)两种方式。
- 南北桥结构是主板控制芯片组的一种基本结构,其中(北桥)芯片是CPU 与内存、显卡等设备联系的桥梁,(南桥)芯片则主要用来与 I/O 设备进行通信。
12
- 计算机系统的组成通常包括(硬件系统)和(软件系统)。
- 计算机中的程序通常存放在(辅存),只是在程序被启动后,其指令和数据才被装入(主存)。
- 在中央处理器芯片那种,数据通路是由若干(控制)元件和(数据)元件组成。
- 一个指令周期是由若干个(机器周期)组成,指令周期的第一个阶段是(取指)。
- 现代计算机中,通过增加流水线的级数来使更多的指令同时在流水线中重叠执行的技术,称之为(超流水线)技术;通过同时启动多条指令独立运行来提高指令并行执行的技术,称为(超标量)技术。
- 在存储器分成体系结构中, 引入主存和 Cache 层的目的是(解决 CPU 与主存的速度不匹配问题),该层次完全用(硬件)实现;引入主存和辅存层的目的是(解决主存容量过小问题),该层次主要用(软件)实现。
- 中断过程通常包括中断响应和中断处理两个阶段,由硬件完成的是(中断响应),由软件完成的是(中断处理)。
- I/O 接口中,CPU 可访问的寄存器被称之为 I/O 端口,I/O 端口可以和主存统一编号,这种编址方式称之为(统一编址);I/O 端口也可以单独编号,这种编址方式称之为(独立编址)。
11
- 计算机体系结构主要关注的是(概念性结构和功能特性),计算机组成主要关注的是(逻辑实现),计算机实现主要关注的是(物理实现)。
- 计算机的吞吐率和响应时间是衡量一个计算机系统性能的两个基本指标,吞吐率表示(单位时间内处理请求量),响应时间表示(用户发出一个请求,系统作出响应并给出结果的这段时间)。
- 若指令地址码给出一个偏移量,其有效地址由 PC 的值和这个偏移量相加,则该指令的寻址方式为(相对寻址),通常用在(转移指令)中。
- 在同一微周期中(可以同时出现)的微命令,称为互斥的微命令;在同一微周期中(不能同时出现)的微命令,称为相容的微命令。采用微指令的字段编码方式时,(相容微命令)不能放在一起译码。
- 通常并行性包含两个含义:一是(同时性),指的是两个或两个以上的事件在同一刻发生;二是(并发性),指的是两个或两个以上的事件在同一时间间隔内发生。
- 主存储器的组成主要包括:(存储体)、(寻址系统)、(读写系统)和时序控制线路等。
- 硬磁盘地址通常由台号、(柱面号)、(盘面号)和(扇区号)构成。
- 光盘依据存储介质可分为(形变型)、(相变型)和(磁光型)三种类型。
- 根据信号线可否复用,将总线分为(复用总线)和(专用总线)两大类。
- 按工作方式/依据数据的传送方式,通道可分为(字节多路通道)、(数组多路通道)和(选择通道)三种类型。
10
- 冯诺依曼提出的(存储程序概念),奠定了线代电子计算机体系结构的基础。
- 总线按其传送信息的种类可分为(数据总线)、(地址总线)和(控制总线)三种。
- 条件转移指令所依据的条件来自(标志)寄存器。
- 常见的微指令编码方式包括(直接编码)、(字段直接编码)、(字段间接编码)和(最短编码法)四种。
- CPU 和 DMA 访存发成冲突时,通常采用(CPU 停止访存)、(周期挪用)和(交替访存)三种处理方式。
- 磁头的磁性材料应该具有(留磁少)、(导磁率高)和(软磁)特性。
08
- 运算器的核心部件是(加法器)。
- 程序控制类指令包括(转移指令)、(子程序调用指令)、(返回指令)和跳跃指令。
- 微程序控制器中,控制部件向执行部件发出的某个控制信号称之为(微命令),而执行部件接受该控制信号后所进行的最基本操作称之为(微操作)。
- 作为存储元件的器件应具有(两种稳定状态)、(方便检测所处状态)和(两种状态容易相互转换)特征。
- 按仲裁电路可同时处理的请求源数量,可将仲裁分为(串行)和(并行)两种。
- I/O 设备按功能可分为输入、(输出)、(外存储器)、(数模转换设备)和网络通信及终端设备。
- 中断判优可通过(硬件电路)和(软件程序)实现,前者比后者速度快。
- 只读光盘的光道为(螺线型),工作时(线)速度相同,角速度不同。
07
- 完成一条指令,通常需分为(取指)、(译码)和(执行)三个阶段。
- 按照 CPU 中操作数的存储位置,指令系统可分为(累加器型)、(堆栈型)和(通用寄存器型)。
- 浮点乘法运算的步骤,首先判零并置结果的数符,接着进行(阶码相加)、(尾数相乘),最后进行(规格化和舍入)。
- 中断隐指令通常完成(保存断点)、(引出中断服务程序)和关中断。
- 反应存储器性能的三个主要指标是(存储容量)、(存储速度)和价格/位,为解决三者之间的矛盾,计算机通常采用(多级)层次结构。
- 为提高主存的速度、容量和频宽,通常采用(双端口存储器)和(多模块存储器)并行主存系统。
- 按接口与 I/O 设备传输信息的宽度,可将接口分为(并行接口)和(串行接口)两大类。
- 依据使用总线的优先权是否可变,可将仲裁分为(固定)优先权和(动态)优先权。
06
- 控制器的地址形成部件由(地址寄存器)、(变址寄存器)和(地址计算部件)。
- 指令设置多种寻址方式的目的是(缩短指令长度)、(扩大寻址空间)和(提高编程灵活性)。
- 浮点除法运算的步骤,首先判零并置商符,接着进行(尾数调整)、(阶码相减),最后进行(尾数相除)。
- 内存储器的寻址系统通常由(存储地址寄存器)、(地址译码器)和(地址驱动器)三部分组成。
- VCD 按存取方式属于(只读)类型的光盘,其光道为(螺旋线),通常采用(形变)类型存储介质。
- 按规模和所涉及的范围,总线可分为(片内总线)、(系统总线)、(I/O 总线)和通信总线。
05
- 指令控制部件由(程序计数器 PC)、(指令寄存器 IR)和(指令译码器 ID)组成。
- 扩展操作码技术是一种重要的指令优化技术,它可以缩短(指令长度)、减少(程序总位数)以及增加(指令字所能表示的操作)。
- 实现子程序功能涉及的两条基本指令是(子程序调用指令)和(子程序返回指令)。
- 提高计算机的运算速度通常有三种方法:一是(高速化运算电路);二是(改进计算机的体系结构);三是(高速化运算方法和逻辑结构)。
- 指令的执行过程是有序操作完成的过程。对有序操作控制时,通常采用(同步)和(异步)控制方式。
- 可多次改写型 ROM,目前有(EPROM)、(EEPROM)和(Flash Memory)。
- 中断全过程分为(中断请求)、(中断判优)、(中断响应)、(中断处理)和中断返回五个阶段。
04
- 一条微指令通常由(微操作控制字段)和(顺序控制字段)两部分构成。
- 总线控制器的主要功能是:总线系统的资源管理、(总线定时)、(总线仲裁)和(总线连接)。
- 组合逻辑控制器的核心部件是(微操作控制部件)。
- 计算机通常采用的舍入方法有(0 舍 1 入)和(恒置 1)两种。
- 浮点加法运算的主要步骤是对阶、(尾数相加)、(规格化尾数)和(舍入)。
- 对存储器总的要求是,容量大、(速度快)和(价格低),为达到此目的,现代计算机采用多种存储技术的存储器构成(多级存储层次)。
- 动态单管存储位元电路是以电荷的形式将信息存储到电容上的,因电容存在(电荷泄露),所以必须定时(刷新)。
- 按采用的显示器件,显示器可分为(发光二极管)、(阴极射线管显示器)、(液晶显示器)和等离子显示器。
- 周期挪用 DMA 接口中应设置(地址缓冲寄存器)、(字计数器)、(数据缓冲寄存器)和(设备控制与状态寄存器)等寄存器。
03
- 一个较完善的计算机指令系统应满足的要求是(完备性)、(有效性)、(规整性)和兼容性。
- 微指令的控制字段,当采用分段直接编码时,段内是(最短字长)编码,而段间是(直接控制)编码可同时进行。
- 在多体低位交叉编址并行主存系统中,假定 A 为系统地址,n 为存储体数,j 为体号地址(从 0 到 n-1),m 为每个体的存储单元数,i 为体内地址(从 0到 m-1),则有 A=n×i+j。此主存系统的地址码位数应为(⌈𝐥𝐨𝐠𝟐 𝐦⌉ + ⌈𝐥𝐨𝐠𝟐 𝐧⌉)。若 A 已知,则体内地址 i=(⌈𝐀/𝐧⌉),体号地址 j=(𝐀 𝐌𝐎𝐃 𝐧)。
- 在程序中断传送标准接口中, 反应外设主要工作状态的触发器是(忙/闲)和(就绪/完成)。