下表列出了Verilog构造在Vivado合成中的支持状态。
Verilog系统任务和功能
Vivado合成支持系统任务或功能,如下表所示。Vivado合成会忽略不支持的系统任务。
使用转换函数
使用以下语法对任何表达式调用$signed和$unsigned系统任务。
$signed(expr)或$unsigned(expr)
•这些调用的返回值与输入值大小相同。
•返回值的符号是强制的,与之前的任何符号无关。
使用文件I/O任务加载内存内容
使用$readmemb和$readmemh系统任务初始化块内存。
•使用$readmemb进行二进制表示。
•使用$readmemh表示十六进制。
•使用索引参数来避免Vivado合成和
模拟器。
$readmemb(“rams_20c.data”,ram,0,7);
支持的转义序列
•%h
•%d
•%o
•%b
•%c
•%s