你真的懂吗

---

前言

最近在做STM32的时候发现有些寄存器功能并不熟悉，我自己问了一下自己，你真的懂吗？于是便有了这个系列的文章。希望我你能够真的懂。

一、GPIO介绍

GPIO是通用输入/输出端口的简称，是STM32可控制的引脚。GPIO的引脚与外部硬件设备连接，可实现与外部通讯、控制外部硬件或者采集外部硬件数据的功能。
对于STM32来说芯片信号不同，GPIO的数量不同 但是都是叫GPIOX， STM32的大部分引脚除了当GPIO使用之外，还可以复用为外设功能引脚，这篇文章都会详细解释。

二、GPIO基本结构

这张图相信大家都不陌生，你有没有好好看过这张图呢，下面介绍一下各个元器件的功能。、
① 保护二极管
保护二极管共有两个，用于保护引脚外部过高或过低的电压输入。当引脚输入电压高于VDD 时，上面的二极管导通，当引脚输入电压低于 VSS 时，下面的二极管导通，从而使输入芯片内部的电压处于比较稳定的值。虽然有二极管的保护，但这样的保护却很有限，大电压大电流的接入很容易烧坏芯片。所以在实际的设计中我们要考虑设计引脚的保护电路。
② 上拉、下拉电阻
它们阻值大概在 30~50K 欧之间，可以通过上、下两个对应的开关控制，这两个开关由寄存器控制。当引脚外部的器件没有干扰引脚的电压时，即没有外部的上、下拉电压，引脚的电平由引脚内部上、下拉决定，开启内部上拉电阻工作，引脚电平为高，开启内部下拉电阻工作，则引脚电平为低。同样，如果内部上、下拉电阻都不开启，这种情况就是我们所说的浮空模式。浮空模式下，引脚的电平是不可确定的。引脚的电平可以由外部的上、下拉电平决定。需要注意的是，STM32 的内部上拉是一种“弱上拉”，这样的上拉电流很弱，如果有要求大电流还是得外部上拉。
③ 施密特触发器
对于标准施密特触发器，当输入电压高于正向阈值电压，输出为高；当输入电压低于负向阈值电压，输出为低；当输入在正负向阈值电压之间，输出不改变，只有当输入电压发生足够的变化时，输出才会变化，因此将这种元件命名为触发器。这种双阈值动作被称为迟滞现象，表明施密特触发器有记忆性。从本质上来说，施密特触发器是一种双稳态多谐振荡器。
施密特触发器可作为波形整形电路，能将模拟信号波形整形为数字电路能够处理的方波波形，而且由于施密特触发器具有滞回特性，所以可用于抗干扰，其应用包括在开回路配置中用于抗扰，以及在闭回路正回授/负回授配置中用于实现多谐振荡器。

A是比较器 B是施密特触发器
④ P-MOS管和N-MOS管：由P-MOS管和N-MOS管组成的单元电路使得GPIO具有“推挽输出”和“开漏输出”的模式。
开漏输出：输出端相当于三极管的集电极，要得到高电平状态需要上拉电阻才行。推挽输出：这两只对称的 MOS 管每次只有一只导通，所以导通损耗小、效率高。输出既可以向负载灌电流，也可以从负载拉电流。推拉式输出既能提高电路的负载能力，又能提高开关速度。
这里需要注意的是，在查看《STM32中文参考手册》中的GPIO的表时，会看到有“FT”一列，这代表着这个GPIO口时兼容3.3V和5V的；如果没有标注“FT”，就代表着不兼容5V。

三、GPIO的八种模式

GPIO的八种模式：四种输入（（浮空输入、上拉输入、下拉输入、模拟输入））和四种输出（（开漏输出、开漏复用输出、推挽输出、推挽复用输出））

浮空输入

上拉/下拉电阻为断开状态，施密特触发器打开，输出被禁止。输入浮空模式下，IO 口的电平完全是由外部电路决定。如果在该引脚悬空（在无信号输入）的情况下，读取该端口的电平是不确定的。。

输入上拉

上拉电阻导通，施密特触发器打开，输出被禁止。但是内部上拉电阻的阻值较大，所以只是“弱上拉”，不适合做电流型驱动。在I/O端口悬空（在无信号输入）的情况下，输入端的电平可以保持在高电平；并且在I/O端口输入为低电平的时候，输入端的电平也还是低电平。

输入下拉

下拉电阻导通，施密特触发器打开，输出被禁止。但是内部上拉电阻的阻值较大，所以只是“弱上拉”，不适合做电流型驱动。在I/O端口悬空（在无信号输入）的情况下，输入端的电平可以保持在低电平；并且在I/O端口输入为高电平的时候，输入端的电平也还是高电平。

模拟输入

上下拉电阻断开，施密特触发器关闭，双 MOS 管也关闭。I/O端口的模拟信号（电压信号，而非电平信号）直接模拟输入到片上外设模块，该模式用于 ADC 采集或者 DAC 输出，或者低功耗下省电。

开漏输出

开漏输出模式下，通过设置位设置/清除寄存器或者输出数据寄存器的值，途经N-MOS管，最终输出到I/O端口。这里要注意N-MOS管，当设置输出的值为高电平的时候，N-MOS管处于关闭状态，此时I/O端口的电平就不会由输出的高低电平决定，而是由I/O端口外部的上拉或者下拉决定；P-MOS 管是一直截止的，所以 P-MOS 管的栅极一直接 VSS。如果输出数据寄存器设置为 0 时，经过“输出控制”的逻辑非操作后，输出逻辑 1 到 N-MOS 管的栅极，这时 N-MOS 管就会导通，使得 I/O 引脚接到 VSS，即输出低电平。如果输出数据寄存器设置为 1 时，经过“输出控制器”的逻辑非操作后，输出逻辑 0 到N-MOS 管的栅极，这时 N-MOS 管就会截止。因为 P-MOS 管是一直截止的，使得 I/O 引脚呈现高阻态，即不输出低电平，也不输出高电平。因此要 I/O 引脚输出高电平就必须接上拉电阻。
如果有很多开漏模式的引脚连在一起的时候，只有当所有引脚都输出高阻态，电平才为 1，只要有其中一个为低电平时，就等于接地，使得整条线路都为低电平 0。 IIC 通信（IIC_SDA）就用到这个原理。
在开漏输出模式下，施密特触发器是打开的，所以 IO 口引脚的电平状态会被采集到输入数据寄存器中，如果对输入数据寄存器进行读访问可以得到 IO 口的状态。也就是说开漏输出模式下，我们可以对 IO 口进行读数据。

推挽输出

推挽输出模式 P-MOS 管和 N-MOS 管都用上。如果输出数据寄存器设置为 0 时，经过“输出控制”的逻辑非操作后，输出逻辑 1 到 PMOS 管的栅极，这时 P-MOS 管就会截止，同时也会输出逻辑 1 到 N-MOS 管的栅极，这时 N-MOS 管就会导通，使得 I/O 引脚接到 VSS，即输出低电平。
如果输出数据寄存器设置为 1 时，经过“输出控制”的逻辑非操作后，输出逻辑 0 到 NMOS 管的栅极，这时 N-MOS 管就会截止，同时也会输出逻辑 0 到 P-MOS 管的栅极，这时 PMOS 管就会导通，使得 I/O 引脚接到 VDD，即输出高电平。上面的描述可以知道，推挽输出模式下，P-MOS 管和 N-MOS 管同一时间只能有一个 MOS管是导通的。当引脚高低电平切换时，两个管子轮流导通，一个负责灌电流，一个负责拉电流，使其负载能力和开关速度都有很大的提高。
另外在推挽输出模式下，施密特触发器也是打开的，我们可以读取 IO 口的电平状态。
由于推挽输出模式输出高电平时，是直接连接 VDD ，所以驱动能力较强，可以做电流型驱动，驱动电流最大可达 25mA。该模式也是最常用的输出模式。

什么是推挽结构和推挽电路？

推挽结构一般是指两个参数相同的三极管或MOS管分别受两互补信号的控制，总是在一个三极管或MOS管导通的时候另一个截止。高低电平由输出电平决定。 推挽电路是两个参数相同的三极管或MOSFET，以推挽方式存在于电路中，各负责正负半周的波形放大任务。电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、效率高。输出既可以向负载灌电流，也可以从负载抽取电流。推拉式输出级既提高电路的负载能力，又提高开关速度。

开漏输出和推挽输出的区别？

开漏输出：只可以输出强低电平，高电平得靠外部电阻拉高。输出端相当于三极管的集电极。适合于做电流型的驱动，其吸收电流的能力相对强(一般20ma以内)； 推挽输出:可以输出强高、低电平，连接数字器件。

左边的便是推挽输出模式，其中比较器输出高电平时下面的PNP三极管截止，而上面NPN三极管导通，输出电平VS+；当比较器输出低电平时则恰恰相反，PNP三极管导通，输出和地相连，为低电平。右边的则可以理解为开漏输出形式，需要接上拉。

开漏式复用

一个 IO 口可以是通用的 IO 口功能，还可以是其他外设的特殊功能引脚，这就是 IO 口的复用功能。一个 IO 口可以是多个外设的功能引脚，我们需要选择作为其中一个外设的功能引脚。当选择复用功能时，引脚的状态是由对应的外设控制，而不是输出数据寄存器。与开漏输出模式很是类似。只是输出的高低电平的来源，不是让CPU直接写输出数据寄存器，取而代之利用片上外设模块的复用功能输出来决定的。

推挽式复用

推挽复用输出模式，与推挽输出模式很是类似。只是输出的高低电平的来源，不是让CPU直接写输出数据寄存器，取而代之利用片上外设模块的复用功能输出来决定的。