电平触发 D 型触发器

info::操作说明

鼠标单击逻辑输入切换 0|1 状态

因复位和置位不应同时处在高电平, 因此在输入处加入一个非门反向, 然后复位和置位输入合并为 数据(Data) 输入

注: 当保持位为 0 时, 数据输入无效

primary::在线交互操作链接

https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/code-hlchs-examples/assets/circuit/code-hlchs-ch14-08-level-triggered-d-type-flip-flop.txt

电平触发 D 型锁存器

info::操作说明

鼠标单击逻辑输入切换 0|1 状态

注: 当 时钟(CLK) 为 0 时, 数据输入无效. 时钟位也即之前的保持位

另: 书中此处将锁存器和触发器混合使用, 并增加电平或边缘触发以修饰; 在另一些书中, 触发器通常专指边缘触发的, 而提到锁存器时一般是电平触发, 请读者注意区分.

primary::在线交互操作链接

https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/code-hlchs-examples/assets/circuit/code-hlchs-ch14-09-level-triggered-d-type-latch.txt

电平触发 8 位锁存器

info::操作说明

鼠标单击逻辑输入切换 0|1 状态

将 8 个上述模块封装的结果, 共享同一个 时钟(CK) 信号

注: 当 CK 为 0 时, 数据输入无效

primary::在线交互操作链接

https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/code-hlchs-examples/assets/circuit/code-hlchs-ch14-10-level-triggered-8-bit-latch.txt