看了很多博客，都没写清楚，害

我要实现
reg [9:0] a; 被除数
reg [16:0] b; 除数
wire [39:0] res; 结果
wire [15:0] real_shan;
要实现a/b
则如下这么配置

选择经过几个周期出结果

wire [39:0] res;
// dly5 
div_gen_0 div_gen_0_inst (.aclk(clk),                                      // input wire aclk.s_axis_divisor_tvalid(1 ),    // input wire s_axis_divisor_tvalid  使能信号.s_axis_divisor_tdata(b ),      // input wire .s_axis_dividend_tvalid(1 ),  // input wire s_axis_dividend_tvalid   使能信号.s_axis_dividend_tdata(a ),    // input wir .m_axis_dout_tvalid( ),          // output wire .m_axis_dout_tdata(res )            // output wire  
);assign real_shan = res [39:24];