PPT链接：硬件安全逻辑混淆技术PPT资源-CSDN文库
硬件安全逻辑混淆技术是一种防止芯片被盗用或仿造的安全技术。它的背景可以追溯到芯片设计和生产过程中的一些安全问题。在硬件设计的过程中，设计师需要编写和验证逻辑电路，最终生成芯片的设计文件。这些文件包含了芯片的功能和结构信息，一旦泄露，就会导致盗用、仿造甚至破坏芯片的安全性。
在过去，为了保护芯片的安全，设计师通常采用加密和模拟等方式进行保护。然而，这些方法都有一定的局限性，如加密算法不够安全，模拟攻击可以仿造芯片。因此，人们开始研究新的硬件安全技术。
硬件安全逻辑混淆技术应运而生。它通过在逻辑电路中引入混淆元素，使得攻击者难以理解和分析芯片的内部结构和运行机制，从而保护芯片的安全。硬件安全逻辑混淆技术不仅可以防止盗用和仿造，还可以防止芯片被非法修改和篡改。
随着芯片行业的不断发展和技术的不断进步，芯片安全问题变得越来越重要。硬件安全逻辑混淆技术作为一种新的安全技术，正逐渐受到人们的关注和应用。它为芯片设计和生产提供了更加可靠和安全的保护手段，为芯片安全打下了坚实的基础。
硬件安全逻辑混淆技术是一种在硬件电路设计中使用的安全技术，它的目的是隐藏电路的真实功能和工作原理，使攻击者难以掌握完整的攻击信息或攻击路径，从而增强硬件电路的安全性。
定义：硬件安全逻辑混淆技术是一种用于保护设备、电路和数据的安全技术，它将使用基于不同的技术，通过修改电路的逻辑设计，实现使攻击者难以理解电路的运行原理，增加其对攻击的防御能力。混淆技术呈现的影响范围因技术不同而异，可以影响功能、结构和物理层次的设计。目前，常见的混淆技术包括逻辑混淆、物理混淆、布局混淆等。
逻辑混淆技术通过在电路设计的过程中，引入自动化工具进行嵌入、优化和混肴等技术，对将要被嵌入电路中的逻辑代码进行改动，从而使其难以被攻击者识别。该技术通过改变电路的逻辑结构或引入干扰或随机性，使电路行为变得不可预测和混乱，增加攻击者的难度和复杂度，极大地提升了电路的安全性。
逻辑混淆技术目前广泛应用在安全芯片、保密设备、智能卡以及其他领域的安全设计中。安全芯片和智能卡高度依赖硬件的安全性，因此需要采取高级的安全措施保护里面的数据不被攻击者窃取，逻辑混淆技术是其中的一个重要的手段。另外，逻辑混淆技术也被用于其他领域，保护敏感数据和网络信息的安全。最后，值得强调的是，在全球信息化的进程中，逻辑混淆技术将会越来越重要，逐步成为保障信息安全的重要手段之一。
总之，逻辑混淆技术是一种非常重要的硬件安全技术，它可以提高电路的安全性，保护敏感数据和网络信息安全。随着技术的不断发展和应用场景的增多，逻辑混淆技术将会在未来扮演着越来越重要的角色。
我所选择的论文为：
Jiliang Zhang
A Practical Logic Obfuscation Technique for Hardware Security
IEEE Transactions on Very Large Scale Integration (VLSI) Systems 2015
125 cite at Google Scholar
DOI: 10.1109/TVLSI.2015.2437996
在硬件安全领域Top100的论文中排名第六，该榜单是对硬件安全领域的高被引论文进行排名，并且引用次数根据论文发表的时间标准化所得。
许多硬件安全研究旨在通过混淆和/或伪装来阻止盗版、过度构建和逆向工程(re)。然而，这些技术导致高开销，并且集成电路(ic)伪装不能为第三方知识产权(IP)核心或单个大型单片IC的门级网表提供任何保护。为了克服这些弱点，本文详细分析了这些硬件安全技术，并提出了一种低开销的实用逻辑混淆方法，以防止攻击者破解IP/IC的门级网表和版图级几何结构，防止IP/IC被盗版和过度构建。实验评估证明了所提出的混淆技术的低面积、低功耗和零性能开销。
随着集成电路(IC)设计的全球化，IC盗版、过度制造和逆向工程(RE)已经成为电子和国防工业的主要挑战。
据估计，20国集团国家伪造和盗版的成本为2008年为4500-6500亿美元，到2015年将增长到1.2-1.7万亿美元。
一般来说，盗版IC不仅对品牌声誉和研发工作有负面影响，还可能对系统和运营产生严重影响。特别地，不受信任的制造商也可以以边际成本生产比授权芯片更多的芯片，并非法出售它们(过度构建)，并且不受信任的一方也可以通过重新设计来提取门级网表，以窃取有价值的知识产权(IP)/IC信息，甚至非法将其集成到他自己的IC中或直接作为IP核出售。
最近在硬件安全方面的工作旨在通过混淆和/或伪装来阻止盗版、过度构建和re。然而，它们有几个问题。下面我们将详细介绍这些技术，并分析它们的局限性。
逻辑混淆技术是最流行的集成电路保护技术之一。Roy等人提出了一种经典的组合逻辑混淆方法，该方法通过随机插入额外的密钥门(XOR或XNOR)来混淆ic设计。由于de Morgan规则引起的逻辑重新设计，这种方法导致高面积和功率开销。实验结果表明，当插入的关键门的数量是原始ISCAS-85组合基准中门的数量的5%时，随机插入的面积开销和功率延迟乘积开销分别产生大约26%和25%的平均开销。本文提出的模糊结构绕过了昂贵的重新设计的需要。
ic伪装可以抵抗基于图像处理的从IC中提取门级网表，使用虚拟触点或构建用相同物理布局设计的相似标准单元来实现不同逻辑门或用填充单元填充IC中未使用的空间。IC伪装是一种布局技术，因此可以在逻辑混淆之外提供额外的布局防御层。然而，IC设计日益增加的复杂性要求模块化设计模型，其中ip被集成到片上系统(SoC)中。为了支持该模型，第三方IP(3pip)的IP保护的可用性也是必不可少的。IC伪装不能为3PIP/IC的门级网表提供安全保护，因为它是一种布局技术。实验结果表明，IC伪装也会带来很高的开销。
Koushanfar和Qu提出了第一种无源硬件计量方法，通过将一个小型可编程器件集成到ASIC中，为每个IC的功能分配一个唯一的签名，以防止IC过度构建。Baumgarten等人提出用一些可编程元件(PC)如ram来替换设计中的一部分逻辑门，以防止ic盗版，ram的内容将在芯片制造后配置，这并没有向代工厂公开整个原理图。因此，基于PC的混淆技术可以防止攻击者窃取IC。然而，由于额外的掩模层要求，使用PC会导致显著的性能开销。
本文提出了一种实用的逻辑混淆技术，用于提高硬件安全性。该技术可以破解攻击者使用逆向工程方法破解和拷贝硬件设计的尝试。该技术适用于各种数字逻辑设计，包括可编程逻辑器件（FPGA）、应用特定集成电路（ASIC）和系统级芯片（SoC）等。
本文的目标是开发一种实用的基于混淆的知识产权保护技术来规避所有这些问题。
本文的贡献如下：
在本文提出的混淆结构中，即使门级网表是由基于图像处理的re提取的，秘密密钥信息也不会被OC的结构泄露，因此攻击者不知道OCs的逻辑功能。他们必须执行以下蛮力:
1.从公开市场买两个目标筹码；
2.通过RE从第一芯片提取混淆的网表；
3.为所有OCs的每个可能真值生成随机输入模式；
4.模拟输入模式并获得输出O1；
5.在第二芯片上应用这些图案并获得输出O2；
6.重复步骤3–5，直到O1=O2，攻击者将成功解锁芯片
OC可插入任何电线或用于替换任何逆变器。上述暴力攻击的复杂度是2n。
因此，即使门级已经被re提取，本文中提出的混淆方法也可以有效地抵抗蛮力攻击。
本文使用模糊设计的OCs的配置来与PUF响应交互，以便生成依赖于芯片的许可证来防止盗版和过度构建攻击，并提供按设备付费的许可服务。没有OCs密钥信息的攻击者不能计算正确的许可证来解锁盗版/过量生产的芯片。因此，设计者是唯一可以颁发激活芯片许可证的人。当芯片通电时，PUF响应将与许可证进行异或运算，以生成OCs的正确配置，然后将生成的配置存储在触发器中，以解锁芯片。当芯片通电时，PUF响应将与许可证进行异或运算，为OCs生成正确的密钥位，然后将生成的密钥位存储在触发器中，以解锁芯片。攻击者可以通过RE提取混淆的门级网表，但是提取的网表不包含密钥位。
本文利用PUF反应来解开芯片的功能。设计者通常计算纠错码(ECC ),以调整PUF输出(响应)的任何位翻转，因为由于噪声或其他物理不确定性来源，PUF输出很难保持绝对稳定。错误纠正了PUF的反应用于解锁芯片的功能；如果没有正确的PUF响应，该功能将无法正确执行。因此，电路保持锁定，直到正确的许可证将其解锁。应当注意，所发布的许可证也可以是公开的，并且不同的PUF响应可以用于计算不同的许可证。
本文进行了一系列实验来评估实现混淆技术的开销。
实验是在ISCAS基准中以Verilog格式描述的电路上进行的。使用具有45纳米Nangate开放细胞库的Synopsis dc进行合成。用C语言编写的程序自动将OCs插入门级网表。本文选择用OCs替换逆变器，并使用时序驱动算法用导线插入OCs。时序驱动算法是选择要替换的逆变器，并在原始网表的非关键路径中的线路中插入OCs。本文混淆了原始基准中5%的单元数量。用于更换逆变器的OCs占总数的50%。
由于加密密钥是随机生成的，不用担心攻击者可以从多个目标硬件上拷贝混淆逻辑指令，并发展出一个有效的攻击策略。此外，该技术的密钥可以被存储在与物理硬件分离的安全的环境中，从而进一步保护它们免受盗窃和篡改。
下表给出了在ISCAS基准电路上进行的综合总结。“面积”、“延迟”和“功率”列是由Synopsys dc报告的原始设计和模糊设计的设计的估计面积、关键路径的到达时间和估计功率。A、D和P分别是面积百分比、延迟和功率开销。从表中我们可以看到，混淆造成的面积和功耗开销平均分别只有0.63%和2.6%。延迟开销为0%，这意味着本文中提出的方法可以在不降低性能的情况下混淆设计。
最后，本文讨论了OCs数量对面积、时序和基准功耗的影响。下图分别显示了各种OCs对基准测试的面积、时序和功耗开销的影响。可以看出面积大致是与OCs的增加成正相关，并且随着OCs的增加，计时保持零开销。功率开销与OCs的数量不呈正相关。
从实验结果来看，该技术可以有效地提高硬件系统的安全性。通过采用该技术的示例电路，研究人员在攻击者使用逆向工程方法时，硬件系统的成功率仅为10%，这是非常令人满意的结果。在不影响性能的同时，提高了硬件安全性，可以有效地防止攻击者从芯片中逆向工程出硬件设计的知识。
本文全面分析了当前的硬件安全技术，并开发了一种实用且非常有效的组合逻辑混淆技术来防止盗版、过度构建和re攻击。虽然攻击者可以通过基于电路提取的RE提取门级网表，但他们无法推断出混淆的逻辑功能。唯一的方法是通过不可行的强力攻击彻底测试OCs的所有配置。因此，本文提出的模糊技术不仅可以抵抗基于图像处理的RE，而且可以降低面积和功耗开销。PUF响应可用于与OCs的配置进行异或运算，以生成依赖于设备的许可证，从而防止盗版和过度构建攻击。
本文提出的这种新型的逻辑混淆技术，使得攻击者难以获得有关基于数字逻辑的系统和电路的知识。该技术为芯片和其他数字逻辑设计提供了有效的保护，这是今天越来越需要的保护方案。
