1 引言

随着半导体和芯片技术的飞速发展，现在的FPGA集成了越来越多的可配置逻辑资源、各种各样的外部总线接口以及丰富的内部RAM资源，使其在国防、医疗、消费电子等领域得到了越来越广泛的应用。当采用FPGA进行设计电路时，大多数FPGA对上电的电源排序和上电时间是有要求的，所以电源排序是需要考虑的一个重要的方面。通常情况下，FPGA供应商都规定了电源排序、上电时间的要求。因为一个FPGA所需要的电源轨数量会从3个到10个以上不等。通过遵循推荐的电源序列，可以避免在启动期间吸取过大的电流，同时又可以防止器件受损坏。对一个FPGA的最小电路中的电源进行排序有多种方法。本文中主要以MP5650为例，来叙述把PGOOD引脚级联至使能引脚来实现排序。

2. 研发案例

今天分享的案例是以明德扬公司研发的K7核心板，命名为MP5650为例。MP5650采用XILINX Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器，在FPGA 芯片的HP 端口上挂载了4片DDR3存储芯片，每片DDR3 容量高达512M 字节，每片16bit组成64bit 位的数据位宽。1片128Mb 的QSPI FLASH 芯片用来静态存储FPGA 芯片的配置文件或者其它用户数据。核心板采用4个0.5mm间距120Pin 镀金连接器与底板连接，核心板四个脚放置了4个3.5mm固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震动的环境下稳定运行。核心板结构尺寸为65(mm)× 85(mm)。整个开发系统的结构如图1所示，实物图如图2所示。该板很适合高速数据通信；视频采集、视频输出、消费电子；机器视觉、工业控制；项目研发前期验证；电子信息工程、自动化、通信工程等电子类相关专业开发人员学习等领域及人群。

图1 核心板结构图

图2 核心板实物图

MP5650的K7FPGA所需要的电源轨如下：

（1）VCCINT

FPGA内部核心电压。其不损坏FPGA器件的范围为-0.5V_{1.1V，正常工作电压为0.97V}1.03V，推荐工作电压为1.0V。

（2）VCCAUX

辅助供电电压。其不损坏FPGA器件的范围为-0.5V_{2.0V。正常工作电压为1.71V}1.89V。推荐工作电压为1.8V。

（3）VCCBRAM

内部Block RAM的供电电压。其不损坏FPGA器件的范围为-0.5V_{1.1V。正常工作电压为0.97V}1.03V，推荐工作电压为1.00V。

（4）VCCIO

对于HR BANK的接口电压来说，需要与外部器件的信号电平保持一致，其不损坏FPGA器件的范围为-0.5V_{3.6V。正常工作电压为1.14V}3.465V。推荐工作电压与外部信号电平一致即可。对于HP BANK的接口电压来说，需要与外部器件的信号电平保持一致，其不损坏FPGA器件的范围为-0.5V_{2.0V。正常工作电压为1.14V}1.89V。推荐工作电压与外部信号电平一致即可。

（5）VCCAUX_IO

IO辅助电压。其不损坏FPGA器件的范围为-0.5V_{2.06V。正常工作电压为1.14V}1.89V/2.06V。推荐工作电压为1.8V/2V。

（6）VCCADC

XADC的供电电压。其不损坏FPGA器件的范围为-0.5V_{2.0V。正常工作电压为1.71V}1.89V。推荐工作电压为1.80V。

（7）MGTAVCC

GTX收发器核心电压。其不损坏FPGA器件的范围为-0.5V_{1.1V。正常工作电压为0.97V}1.08V，推荐工作电压为1.00V。

（8）MGTAVTT

GTX收发器终端匹配电压。其不损坏FPGA器件的范围为-0.5V_{1.32V。正常工作电压为1.17V}1.23V。推荐工作电压为1.20V。

（9）MGTVCCAUX

GTX收发器辅助电压。其不损坏FPGA器件的范围为-0.5V_{1.935V。正常工作电压为1.75V}1.85V。推荐工作电压为1.80V。

（10）MGTAVTTRCAL

GTX收发器校正电压。其不损坏FPGA器件的范围为-0.5V_{1.32V。正常工作电压为1.17V}1.23V。推荐工作电压为1.20V。

官方推荐的上电顺序依次为VCCINT、VCCBRAM、VCCAUX、VCCAUX_IO、VCCO，断电顺序和上电顺序正好相反。另外如果VCCINT和VCCBRAM电源轨一致，则可同时上电/断电。VCCAUX_IO、VCCAUX与VCCO电源轨一致也可同时上电/断电。其它电源轨则无上电顺序。GTX收发器的上电顺序为VCCINT、MGTAVCC、MGTAVTT或者MGTAVCC、VCCINT、MGTAVTT。断电顺序正好相反。MGTVCCAUX无顺序。

3. MP5650电源排序方法

实现排序的一种方法是把一个电源的电源良好（PGOOD）管脚级联至相继的下一个电源的使能（EN）管脚，如图3所示。在电源芯片在PG门限得到满足时开始接通。该方法的优势是成本低，但是无法轻松的控制定时。在EN管脚上增加电容在上电的级联上引入定时延时。

图3 把PGOOD引脚级联至使能引脚示意图

MP5650上选用的DC-DC电源芯片为LTM4628和LTNM4622,芯片的使用典型电路如图4所示。芯片通过控制TRACK/SS管脚，通过给该管脚外加电容来改变上电时间。电容越小，上电时间越短。若FPGA电源级数较多较多，若每级上电时间较长，会导致电源总的上电时间过慢，超过官方给的最大值，导致无法启动配置工作，FPGA工作不正常。官方提供的上电时间要求如图5所示，最大不超过50ms。

图4 LTM4628和LTNM4622芯片使用典型电路

图5 官方提供的上电时间要求

在我们最初的设计中TRACK/SS管脚电容选为0.1uF，我们发现经过四级级联后，上电有时Flash配置芯片配置不成功，经示波器测试发现上电时间过长，超过了Xilinx要求的50ms，如图6所示。经修改TRACK/SS管脚电容选为4.7nF后，上电时间大大缩短，如图7所示，约为3ms。满足了Xilinx上电时间要求，FPGA可以正常工作。设计中也可以将TRACK/SS管脚悬空，在默认情况下，上电时间有默认延时时间约为几百微秒。

图6 TRACK/SS管脚电容为0.1uF时，最后一级电源上电时间

4. 总结

总得来说，kintex7 FPGA电源结构比较复杂。目前用户设计的7系列FPGA带上电顺序的电源方案常用各个电源芯片的输入EN和输出PGOOD来控制顺序，上电时间需满足Xilinx官方要求。通过开始描述，我们能够清晰看到这个MP5650核心板所含有的接口和功能。对于需要大量IO的用户，此核心板将是不错的选择。而且IO连接部分，同一个BANK管脚到连接器接口之间走线做了等长和差分处理，对于二次开发来说，非常适合。